第7讲vhdl对电结构的描述方法.pptVIP

第七讲 VHDL语言对电路结构的描述方法 提纲 结构模型 层次与抽象 类属 配置 总结 结构模型的基本要素 在结构模型的描述中，一个数字系统是由模块和模块之间的互连构成的 这些模块本身可以用行为模型或结构模型来描述 每一个模块都有自己独立的entity和architecture结构 结构描述方法 定义设计中的模块 描述模块间的互连 结构描述方法 half_adder和or_2的entity/architecture必须已经存在 结构描述方法：状态机举例 结构描述方法：状态机举例 结构化描述和电路图是一一对应的关系 注意上面的例子中没有连接的端口用“open”来表示 层次化与抽象性 层次化与抽象性 层次化与抽象性 结构化的描述是可以嵌套的 结构化描述通过嵌套就形成了一个层次化的模型 在进行仿真之前，这种层次化的结构需要被展平（flattened） 层次化结构中的最底层单元的行为描述必须存在 层次化与抽象性 层次化与抽象性 在这种层次化结构中可以方便地引用IP core和厂家库 对其中某一特定的部件，可以在不同的抽象层次上进行仿真 类属（Generic）定义 利用类属定义可以实现参数化的电路描述 类属在层次化描述中的运用 类属在层次化描述中的运用：全加器举例 类属在层次化描述中的运用：全加器举例 类