数字电子技术包晓敏 王开全主编第五章-2时序逻辑.ppt

N进制计数器 1 1 1 1 0 0 0 0 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD CP 1 1 1 1 CP CP 1 1 方法二：通过串行进位的方法构成256进制计数器，再用“同步置数” 法构成100进制计数器。 方法三：当M可分解成N1和N2时，可将两个计数器分别接成N1进制计数器和N2进制计数器，然后再将两个计数器级联起来。因此，100进制计数器可由两个10进制计数器级联而成。 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 1 CP 1 0 0 1 1 Q0 Q1 Q2 Q3 D0 D1 D2 D3 74161 EP ET CO LD RD 1 0 0 1 1 1 CP CP N进制计数器 （2）按要求设计组合输出电路。 计数器+组合输出电路 2. 电路组成 3. 设计过程 （1）根据序列码的长度S设计模S计数器，状态可以自定； 序列信号发生器 1. 序列信号 按一定规则排列的周期性串行二进制码 例1：产生110001001110序列码 第一步：设计计数器 序列信号发生器 1.序列长度S=12，设计一个模12计数器 2.选用74161 3.采用同步预置法 4.设定有效状态为Q3Q2Q1Q0=0100～1111 第二步：设计组合电路 D C B A L 0 0 0 0 × 0 0 0 1 × 0 0 1 0 × 0 0 1 1 × 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 计数型序列信号发生器 2. 画卡诺图 计数型序列信号发生器 DC BA 00 01 11 10 00 01 11 10 × × × × 1 1 0 0 0 1 0 0 1 1 0 1 D C B A L 0 0 0 0 × 0 0 0 1 × 0 0 1 0 × 0 0 1 1 × 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 本章主要讨论了几种常用的时序模块，如寄存器、移位寄存器、计数器以及由它们组成的序列信号发生器等。 计数器可分为同步、异步两种；同步计数器的工作频率高，异步计数器的电路简单。