3并行乘等法运算.pptVIP

1 0 1 0 0 1 1 0 1 对2求补电路 当控制信号线E为“1”时，启动对2求补的操作。当控制信号线E为“0”时，输出将和输入相等。显然，我们可以利用符号位来作为控制信号。 用这种对2求补器来转换一个(n＋1)为带符号的数，所需的总时间延迟为：　　 t＝n·2T＋5T＝(2n＋5)T　 　 其中每个扫描级需2T延迟，而5T则是由于“与”门和“异或”门引起的。 补码乘法器原理图 [B]补 = bf. bn?1 … b1 b0 不带符号乘法阵列（n×n阵列） … 2n位求补器 数值同原码 相加数 积绝对值 P2n?1 P1 P0 （补码乘积） =1 … Pf . [A]补 = af. an?1 … a1 a0 相加数产生电路 n位求补器 n位求补器 包括求补级的乘法器又称为符号求补的阵列乘法器。 在这种逻辑结构中，共使用三个求补器： ? 两个算前求补器 作用：将两个操作数A和B在被不带符号的乘法阵列(核心部件)相乘以前，先 变成正数。