运用LANGUAGE TEMPLATES设计VHDL 及符号编辑工具运用.pptVIP

实验四运用Language Templates设计VHDL 及符号编辑工具的运用 一、实验内容 1、运用语句模板设计VHDL。 2、仿真时总线数据类型设置及总线数据显示格式的不同设置。 3、符号编辑工具的运用。 4、用VHDL设计一个16进制减法计数器及仿真验证。 二、用语句模板设计VHDL 新建一个项目名为TEST_4，在项目名下设计一个六进制计数器的VHDL程序，步骤与实验三中第二中部分中的1、2相同。 在MDI子窗口自动生成六进制计数器VHDL语言描述的库、实体以及结构体框架后，点击菜单Edit?Language Templates，在右面的MDI子窗口弹出Templates，选VHDL?Synthesis Constructs?coding Examples?counters?up counters?simple counter如图4－1。将语言模板中的程序复制到六进制计数器的结构体中，根据设计具体要求作修改 。图4－2是未作修改的加入模板后的六进制计数器VHDL程序。修改后的六进制计数器的VHDL程序见程序一。建成后保存。 要求完成以下实验内容： 1）语法检测。 2）VHDL模块的生成。 3）RTLRTL Schematic模块的生成及下级原理图的阅读。 4）阅读综合报告。 5）仿真验证。 在wave-default窗口观察六进制输出波形