- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
职业技术学院
学生课程设计报告
课程名称: 拔河游戏机
专业班级: 应用电子112班
学 期: 2012-2013第二学期
一、总体设计思想
1.基本原理
电子拔河游戏机是一种能容纳甲乙双方参赛游戏电路。由一排发光二极管表示拔河的“电子绳”。由甲乙双方通过按纽开关使发光二极管向一方的终点延伸,当延伸到某方的最后一个发光二极管时, 则该方获胜,连续比赛多局以定胜负。
本电路要求使用9个发光二极管,开机后只有中间一个发亮,此即拔河的中心点。游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按一次,亮点移动一次。亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。最后用数码管显示获胜者的盘数。
由设计内容可知,首先需要一个十进制的计数器,用于对双方按钮的次数计数,并通过译码器显示在数码管上。设计要求用50MHz的频率,而设计用到的是1K Hz的频率,所以要设计一个程序进行分频。其次,显视控制部分设计要求在发光二极管上显示游戏状态,双方每按十次,亮点向先按十次移动一次,对脉冲进行计数,每十次移一位。需接入一个清零端 ,用于复位。再次,运用VHDL程序语言进行各个模块的程序编写,控制电路的正常运行。最后,将以上程序组装起来,就可得到所需要的拔河游戏机。
2.设计框图
甲方
甲方
按键
乙方
按键
甲方计数器
乙方计数器
LED
中心
比较
数码管
显示
图1. 拔河机游戏机框图
二、设计步骤和调试过程
1、总体设计电路
电子拔河游戏机是一种能容纳甲乙双方参赛游戏电路。由一排发光二极管表示拔河的“电子绳”。由甲乙双方通过按纽开关使发光二极管向一方的终点延伸,当延伸到某方的最后一个发光二极管时, 则该方获胜,连续比赛多局以定胜负。
图2.系统RTL图示
2、模块设计和相应模块程序
1、文件名:bahe
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY BAHE IS
PORT (
A,B,RST,CLK: IN STD_LOGIC;
SG,LED: OUT STD_LOGIC_VECTOR(8 DOWNTO 0);
BT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END BAHE;
ARCHITECTURE ONE OF BAHE IS
COMPONENT CNT10
PORT (
CLK,RST,EN: IN STD_LOGIC;
COUT: OUT STD_LOGIC;
CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)
);
END COMPONENT;
COMPONENT SCAN
PORT (
CLK : IN STD_LOGIC;
A1, A2,A3,B1,B2,B3: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
SG: OUT STD_LOGIC_VECTOR(8 DOWNTO 0);
BT: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
);
END COMPONENT;
COMPONENT LMOV
PORT (
KL ,KR: IN STD_LOGIC_VECTOR(3 DOWNTO 0) ;
LED: OUT STD_LOGIC_VECTOR(8 DOWNTO 0);
EN : OUT STD_LOGIC;
RST: IN STD_LOGIC
);
END COMPONENT;
SIGNAL E,F,CA1,CA2,CB1,CB2: STD_LOGIC;
SIGNAL CQA1,CQA2,CQA3,CQB1,CQB2,CQB3:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
U1:CNT10 PORT MAP (EN=E,RST=RST,CLK=A,COUT=CA1,CQ=CQA1);
U2: CNT10 PORT MAP (EN=E,RST=RST,CLK=CA1,COUT=CA2,CQ=CQA2);
U3: CN
文档评论(0)