VHDL实体作为一个设计实体(独立的电路功能结构)的组成.pptVIP

第3章 VHDL语言 3.1 VHDL实体 3.2 VHDL结构体 3.2 VHDL结构体 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.3 VHDL子程序 3.4 VHDL库 3.4 VHDL库 3.5 VHDL程序包 3.5 VHDL程序包 3.6 VHDL配置 3.7 VHDL文字规则 3.7 VHDL文字规则 3.7 VHDL文字规则 3.7 VHDL文字规则 3.8 VHDL数据类型 3.8 VHDL数据类型 3.8 VHDL数据类型 3.8 VHDL数据类型 3.8 VHDL数据类型 3.8 VHDL数据类型 3.8 VHDL数据类型 3.8 VHDL数据类型 3.8 VHDL数据类型 3.8 VHDL数据类型 3.8 VHDL数据类型 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 3.9 VHDL操作符 习 题 习 题 习 题 实 验 与 设 计 实 验 与 设 计 3.9.3 算术操作符(Arithmetic Operator) 2. 求积操作符 * (乘)、 /(除)、 MOD(取模)、 RED(取余) 3. 符号操作符(Sign Operator) z := x*(－y) ； 3.9.3 算术操作符(Arithmetic Operator) 4. 混合操作符 【例3-27】 SIGNAL a，b : INTEGER RANGE －3 to 7 ; SIGNAL c : INTEGER RANGE 0 to 15 ; SIGNAL d : INTEGER RANGE 0 to 3 ; a = ABS(b) ; c = 2 ** d ; 5. 移位操作符 SLL、SRL、SLA、SRA、ROL、ROR 标识符 移位操作符 移位位数 ； 3.9.3 算术操作符(Arithmetic Operator) 5. 移位操作符 【例3-23】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY decoder3to3 IS port ( input: IN STD_LOGIC_VECTOR (2 DOWNTO 0); output: OUT BIT_VECTOR (7 DOWNTO 0)); END decoder3to3; ARCHITECTURE behave OF decoder3to3 IS BEGIN output = SLL CONV_INTEGER(input);--被移位部分是常数！ END behave; 3-1. 说明实体，设计实体概念。 3-2. 举例说明GENERIC说明语句和GENERIC映射语句有何用处，并举例说明。 3-3. 说明端口模式INOUT和BUFFER有何异同点。 3-4. 什么是重载？重栽函数有何用处？ 3-5. 在以下数据类型中，VHDL综合器支持哪些类型： STRING、TIME、REAL、BIT 3-6. 详细说明例3-23中的语句作用和程序实现的功能。 3-7. 表式C = A + B中，A、B和C的数据类型都是STD_LOGIC_VECTOR，是否能直接进行加法运算？说明原因和解决方法。 3-8. VHDL中有哪3种数据对象？详细说明它们的功能特点以及使用方法，举例说明数据对象与数据类型的关系。 3-9. 能把任意一种进制的值向一整数类型的数据对象赋值吗？如果能，怎样做？ 3-10. 判断下列VHDL标识符是否合法，如果有误则指出原因： 16＃0FA＃， 10＃12F