07 半导体存储器和可编程逻辑器件教学资料-.ppt

说明： 两个概念： 存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0” 存储器的容量：“字数 x 位数” 从ROM的数据表可见： 若以地址线为输入变量，则字线和位线分别为一组关于地址变量的逻辑函数 ROM的逻辑关系 由阵列图得到相应逻辑表达式： 第三步：画出阵列图 例 :试用ROM设计一个能实现函数y=X2的运算表电路,x的取值范围为0~15的正整数 根据表达式可画出ROM存储点阵如图所示 可编程ROM（PROM） 总体结构与掩模ROM一样，但存储单元不同 可擦除的可编程ROM（EPROM） 总体结构与掩模ROM一样，但存储单元不同 一、用紫外线擦除的PROM（UVEPROM） 静态随机存储器（SRAM） 动态随机存储器（DRAM） 7.2　可编程逻辑器件（PLD, Programmable Logic Device） 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的器件。 二、PLD的发展和分类 PROM是最早的PLD PAL 可编程阵列逻辑 FPLA 现场可编程逻辑阵列 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 ISP-PLD 在系统可编程的PLD FPGA 现场可编程门阵列 SOC 片上系统 三、LSI中的逻辑图符号 PLA 组合电路和时序电路结构的通用形式 (3) PAL（Programmable Array Logic） PAL的基本电路结构 一、基本结构形式 可编程“与”阵列+固定“或”阵列+输出电路 最简单的形式为： 二、编程单元 出厂时， 所有的交叉点均有熔丝 PAL的输出电路结构和反馈形式 ① 专用输出结构 ②可编程输入/输出结构 由8个可编程I/O结构组成的PAL器件则命名为PAL16L8。 ③寄存器输出结构 ③异或输出结构 ⑤运算反馈结构 ② OLMC 7.2.3复杂可编程逻辑阵列CPLD 一、结构特点 相当于 “与-或”阵列（PAL） + OLMC 二、采用EPROM工艺 集成度提高 7.2.4现场可编程门阵列FPGA 一、基本结构 1. IOB 2. CLB 3. 互连资源 4. SRAM分布式每一位触发器控制一个编程点 二、编程数据的装载 7.2.5可编程逻辑器件的编程 以上各种PLD均需离线进行编程操作，使用开发系统 一、开发系统 硬件：计算机+编程器 软件：开发环境（软件平台） VHDL, Verilog 真值表，方程式，电路逻辑图（Schematic） 状态转换图（ FSM） 二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试 isp器件的编程接口（Lattice） 使用ispPLD的优点： *不再需要专用编程器 *为硬件的软件化提供可能 *为实现硬件的远程构建提供可能 简化阵列图 例：用FPLA和JK触发器实现模4可逆计数器。当X=0 时，加计数；X=1时，减计数。 解：⑴ 画出状态图和状态表。 ⑵ 求状态方程，激励方程和输出方程。 J1=K1=1 J2=K2=XQ’1+X’Q1 ⑶ 画出FPLA阵列图。 J1=K1=1 J2=K2=XQ’1+X’Q1 Z=XQ’2Q’1+X’Q2Q1 用途：产生组合逻辑电路 用途：组合逻辑电路， 有三态控制可实现总线连接 可将输出作输入用 用途：产生时序逻辑电路 时序逻辑电路 还可便于对“与-或”输出求反 时序逻辑电路 可产生A、B的十六种算术、逻辑运算 （4）通用阵列逻辑GAL器件 与PAL相比，GAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（Output Logic Macro Cell）， GAL结构 PAL结构 适当地为 OLMC进行 编程，GAL 就可以在功 能上代替前 面讨论过的 PAL各种输 出类型以及 其派生类型 GAL16V8 典型的GAL器件 ① GAL器件结构和特点 GAL器件型号定义和PAL一样根据输入输出的数量来确定，GAL16V8中的16表示阵列的输入端数量，8表示输出端数量，V则表示输出形式可以改变的普通型。 8个输入缓冲器 8个输出反馈缓冲器 一个共用时钟CLK 8个输出缓冲器 8个OLMC 数据选择器 输出逻辑宏单元OLMC 由或门、异或门、D触发器、多路选择器MUX、时钟控制、使能控制和编程元件等组成。 OLMC结构控制字 SYN：