基于IEEE 1394b的SerDes芯片数字电路设计与实现-通信与信息系统专业论文.docxVIP

DESIGN AND IMPLEMENTATION OF THE DIGITAL CIRCUIY IN THE SERDES CHIP BASED ON IEEE 1394B Master Thesis Submitted to University of Electronic Science and Technology of China Major: Communication and Information System Author: Huiyu Feng Advisor: Prof. Guangjun Li School :School of Communication and Information Engineer 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘要 摘 要 随着高速数据传输需求的增加，应用于高速串行接口设计的 SerDes 技术越来 越受到人们的重视。SerDes 技术通过将多路低速并行信号转化成高速串行信号进 行传输，这种时分多路复用技术可以充分利用信道容量、降低通信成本。同时作 为串行通信技术标准之一的 IEEE 1394b 因其速度快、物理点对点和热插拔等特点 而应用广泛。 SerDes 高速串行接口电路结构复杂，涉及模拟和数字两个部分。本课题的目 标是完成符合 IEEE 1394b 标准的 SerDes 芯片设计，作者负责 SerDes 数字模块的 设计与实现。本文首先介绍了 SerDes 接口电路的结构和基于 IEEE 1394b 协议的 SerDes 电路中数字模块的功能，提出采用自顶向下的设计方法进行电路设计。通 过分析协议，确定模块的功能模式和技术指标，然后将电路划分为若干子模块， 利用 Verilog HDL 硬件描述语言完成数字模块的 RTL 级代码设计，最后利用仿真 软件对设计电路进行功能仿真验证保证设计的功能正确性。 考虑到芯片测试问题，所以在 SerDes 设计中添加 IIC Slave 控制器和内建自测 试电路。IIC Slave 控制器用于完成芯片测试模式的选择，通过读写 SerDes 内部各 模块的控制字来配合测试。内建自测试电路完成芯片关键模块的测试和结果分析， 电路由测试向量产生模块和测试数据分析模块两部分构成。这些测试电路有助于 我们简化芯片测试难度，更有效的检测 SerDes 关键模块。 在完成数字模块的 RTL 级电路设计后，本文采用基于标准单元的设计方法完 成了 SerDes 芯片数字模块的 ASIC 实现。首先通过逻辑综合将 RTL 代码转化为门 级网表，并通过形式验证和静态时序分析验证综合后的门级网表的正确性。然后 利用布局布线工具 IC Compiler 完成数字电路的版图设计，并利用 VCS 仿真工具 对完成版图后的电路进行后仿真验证。最后完成的芯片在 SMIC 0.13μm CMOS 工 艺下进行流片，SerDes 芯片总面积为 2.9*1.6mm2。 关键词：IEEE 1394b，SerDes，ASIC I ABSTRACT ABSTRACT As the growing demand for the high-speed data transmission, SerDes technology which is applied to the design of high speed serial interface attracts increasing attention nowadays. SerDes technology is a kind of time division multiplex technique. By converting multi-channel low-speed parallel signal into a hig