第4 ar呢m的9硬件平台设计.docVIP

ARM嵌入式技术原理与应用 PAGE 9 第5章 S3C2410嵌入式系统硬件构架 5.1 S3C2410微处理器简介 5.1.1 S3C2410片内资源简介 S3C2410是设计用于小型的手持设备及一般应用，高性价比、低功耗、高性能微控制器解决方案，其包含如下内部资源： ARM920T核、工作频率203MHz； 独立的16KB的指令CACHE和16KB的数据CACHE； MMU处理虚拟存储器管理； 4、LCD控制器（支持黑白、灰度、Color STN、TFT屏），触摸屏接口； 5、NAND FLASH控制器；片选逻辑和SDRAM控制器； 6、SD/MMC接口支持； 7、3通道UART；4个DMA通道； 8、1个多主I2C总线控制器、1个IIS总线控制器； 9、2通道SPI接口及用于时钟处理的PLL电路 10、4通道PWM定时器及一个内部定时器； 11、117个通用I/O口； 12、24个外部中断源； 13、两个USB主/一个USB从； 14、8通道10位ADC； 15、实时时钟及看门狗定时器等。 5.1.2 S3C2410引脚分布及信号描述 S3C2410引脚分布 S3C2410为272脚的FBGA封装，体积很小，便于小型设备应用，图5-1为S3C2410的引脚分布图： 图5-1 S3C2410引脚分布（272-FBGA） S3C2410引脚信号描述 S3C2410的引脚按功能划分，可分为不同的组，如总线控制信号、SDRAM/SRAM控制信号、NAND Flash接口信号、LCD控制信号、中断控制信号、IIC总线接口信号、IIS总线接口信号、电源等。下面按不同的引脚功能组，对每一引脚加以描述： （1）总线控制信号 信号 类型 描述 OM[1:0] I 设置S3C2410X在TEST模式以及决定nGCS0的总线宽度 00:Nand-boot 01:16-bit 10:32-bit 11:Test mode ADDR[26:0] O 地址总线。输出相应块的存储器地址 DATA[31：0] IO 数据总线。在存储器读时输入数据，存储器写时输出数据。总线宽度可编程改变。8/16/32-bit nGCS[7:0] O 通用片选。当存储器地址在每个bank的地址区域时，其片选信号被激活,访问周期的数量以及bank宽度可以编程改变。 nWE O 写使能。指示当前总线周期是写周期。 nOE O 输出使能。指示当前总线周期是读周期。 nXBREQ I 总线保持请求。允许另一个总线主控器请求本地总线的控制。BACK激活表示总线控制请求已经被允许。 nXBACK O 总线保持应答。指示S3C2410X已经放弃本地总线的控制并转移到一个总线主控器。 nWAIT I 请求延长当前总线周期。只要nWAIT为低电平，当前总线周期比能结束。 （2）SDRAM/SRAM控制信号 信号 类型 描述 nSRAS O SDRAM行地址锁存信号 nSCAS O SDRAM列地址锁存信号 nSCS[1：0] O SDRAM片选 DQM[3：0] O SDRAM数据屏蔽 SCLK[1：0] O SDRAM时钟 SCKE O SDRAM时钟使能 nBE[3：0] O 高字节/低字节使能（16-bit SRAM的情况） nWBE[3：0] O 写字节使能 （3）NAND Flash接口信号 信号 类型 描述 CLE O 命令锁存使能 ALE O 地址锁存使能 nFCE O NAND Flash片选 NFRE O NAND Flash读使能 nFWE O NAND Flash写使能 NCON I NAND Flash配置 R/nB I NAND Flash Ready/Busy （4）LCD控制信号 信号 类型 描述 VD[23:0] O STN/TFT/SEC TFT：LCD数据总线 LCD_PWREN O STN/TFT/SEC TFT：LCD屏电源使能控制信号 VCLK/LCD_HCLK O STN/TFT：LCD时钟信号 VFRAME/ VSYNC O STN：LCD帧信号；TFT：场同步信号 VLINE/ HSYNC O STN：LCD行信号；TFT：水平同步信号 VM/VDEN O STN：交替改变行、列电压极性；TFT：数据使能信号 LEND O TFT：行结束信号 （5）中断控制信号 信号 类型 描述 EINT[23：0] I 外部中断请求 （6）DMA接口信号 信号 类型 描述 nXDREQ[1:0] I 外部DMA请求信号 nXDACK[1:0] O 外部DMA请求应答信号 （7）UART接口信号 信号 类型 描述 RxD