吉林大学《三数字电路设计基础》课程 —— vhdl 2.pptVIP

可编程器件及数字系统设计 一、VHDL概述 一、VHDL概述 VHDL语言的程序结构 LIBRARY（USE）----- 库 PACKAGE ------------- 程序包集合 ENTITY -------------- 实体 ARCHITECTURE ----- 结构体 CONFIGURATION ---- 配置语句 一、VHDL概述 Library std; Use std.standard.all; Entity and2 is Port( a,b : in bit; c : out bit); End and2; Architecture a1 of and2 is Begin c = a and b; End a1; 一、VHDL概述 Package （程序包）包含很多子元件，相当于子程序。 Library（库）是Package（程序包）的集合。 作用：声明在实体和结构体定义中将用到的 数据类型、元件或子程序等。 声明格式： Library IEEE; Use IEEE.STD_Logic_1164.All 一、VHDL概述 一、VHDL概述 端口模式（MODE）有以下几种类型： IN ；OUT；INOUT ；BUFFER 端口模式可用下