基于fpga的xdnp原型验证平台设计与实现-微电子学与固体电子学专业论文.docxVIP

Design and implementation of the prototype verification platform based on FPGA for XDNP A Dissertation Submitted to XidianUniversity in Candidacy for the Degree of Master in Microelectronics and Solid-State Electronics By Yang Si Xi’an, P. R. China January 2013 独创性（或创新性）声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含其它人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或 其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做 的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 日期 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生 在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业 离校后，发表论文或使用论文（与学位论文相关）工作成果时署名单位仍然为西 安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校 可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存 论文。（保密的论文在解密后遵守此规定） 本学位论文属于保密，在年解密后适用本授权书。 本人签名： 日期 导师签名： 日期 摘要 摘要 摘要 XDNP 网络处理器是一个单片多处理器系统，内部包含大量用于处理网络协 议的硬件模块、多核多线程的调度模块、以及总线仲裁模块等。因此，在对网络 处理器功能验证的过程中，基于 EDA 工具的仿真手段效率低下，验证时间冗长。 而 FPGA 原型验证通过搭建真实的应用环境来验证芯片设计的正确性，克服了基 于仿真器的系统级验证所具有的仿真速度慢、验证不全面等缺点，使得验证工作 更加快速和全面。 基于以上目的，本文主要研究内容为 XDNP 网络处理器的 FPGA 原型验证平 台设计。本文将硬件验证方案分为两种：FPGA 原型验证和 MPE-BUS 芯片验证。 在 FPGA 原型验证方案中，XDNP 全部功能由 FPGA 芯片实现；MPE-BUS 芯片验 证方案中，本课题组采用 eASIC Nextreme 90nm 工艺将 XDNP 系统中最核心部分， 即 6 个同构包处理引擎 PE 及片上总线，进行流片，得到 MPE-BUS 芯片，剩余功 能采用 FPGA 实现。 本文提出了验证平台的设计方案，完成了 XDNP-DEMODOARD 板的原理图 设计，并实现了该验证平台的硬件设计。利用该验证平台，基于 Intel IXP1200 系 统附带的 L3fwd8_1f 和 L3fwd2f 参考程序对 XDNP 系统完成了功能验证，其中 L3fwd8_1f 参考程序用于百兆对百兆路由功能的测试，L3fwd2f 参考程序用于千兆 对千兆路由功能的测试，验证结果表明 FPGA 原型和 MPE-BUS 芯片验证方案均能 正确实现百兆口和百兆口之间以及千兆口和千兆口之间的 IP 层网络通信。 关键词：网络处理器 FPGA 原型验证 eASIC Abstract Abstract Abstract XDNP is a multi-processor system on a single chip. It consists of network protocol processing modules, multi-core multi-thread scheduling modules, bus arbiter, etc. So, in the function verification of NP, the EDA based on simulation is inefficiency and costs a longer time. Through building an actual application environment, FPGA prototype verification technology overcomes the problem of slow-speed and incomprehensive, and also makes the verification faster and more comprehensive. Accordingly, the