基于fpga的低密度奇偶校验码的研究-物理电子学专业论文.docxVIP

基于fpga的低密度奇偶校验码的研究-物理电子学专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于fpga的低密度奇偶校验码的研究-物理电子学专业论文

基于 FPGA 的低密度奇偶校验码的研究 THE RESEARCH OF LOW DENSITY PARITY CHECK CODE BASED ON FPGA ABSTRACT LDPC(Low Density Parity Check Code)was initially proposed by Gallager in his doctoral dissertation in 1962, and it is also called Gallager code. It is a kind of linear block error-correcting code that is represented by very sparse matrix. Its performance approaches the Shannon limit, and both performance and costs of LDPC code are also better than Turbo code. Now it has been set as the preferred error correction program for the next generation of mobile communication by a number of communication companies. Therefore, in recent years, LDPC code has been become one of the hotest topics in the channel coding field. This paper discuss and study the LDPC code from both the theory and the hardware implementation, and finally finish the design of LDPC encoder. In the theoretical research field, firstly, this paper introduces the basic concept of LDPC code and its principles; Secondly this paper discusses and analyses construction methods of the LDPC code. Then, it discusses several LDPC encoding algorithms and means of its encoder, especially, based on approximate lower triangular matrix, it analyses the effective encoding method in detail, and improves this algorithm accordingly. Finally, on the QuartusⅡ7.2 software platform,the hardware implementation of LDPC is simulated、synthesized etc. with the Altera Corporation’s Stratix series FPGA component EPIS25F672I7 devices, and realized the design verification. The simulation results show the clock rate achieve 120MHz, its performance satisfies the design requirements. KEY WORDS:LDPC code,encoding,RU algorithm,FPGA ii 河北工业大学硕士学位论文 第一章 绪论 §1-1 研究本课题的背景及意义 移动通信为人们提供了灵活、机动、高效的通信方式,是信息社会发展的需要。而无线电波随 着传播距离的增加,不仅会造成能量损耗,并且会因为多径效应、多普勒频移和阴影效应使信号快 速衰落,码间干扰和信号失真严重,从而极大地影响了通信质量。纠错编码技术作为提高系统抗衰 落和抗干扰能力的关键技术,必将随着移动通信的广泛应用而蓬勃发展,为现代数字社会的发展发 挥更重要的作用。 在数字信号传输过程中,数据在信道中的传输会受到噪声的干扰。噪声对信号的干扰作用,其 实质就是破坏了信号的内部结构,产生畸变从而造成信息的损失。为了使信号具有较强的抗噪声干 扰的能力,需要对信号加以改造,使信号内

您可能关注的文档

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档