邵小桃-电磁兼容和pcb设计赞chp3.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
邵小桃-电磁兼容和pcb设计赞chp3

元器件概术 无源元件的频率响应 有源器件与电磁兼容 元器件的选择 (4)元件封装与辐射 5. 变压器 低频: 用途: 供电、数字信号隔离、电源接口、 共模隔离 变压器初级线圈和次级线圈之间有电容耦合, 当频率升高,电容耦合增加,相互干扰增加 F (frequency) Z 高频: 3.3 有源器件与电磁兼容 1. 边沿速率 边沿速率指信号逻辑状态转换的时间dV/dt,即数字信号上升沿(tr)或下降沿(tf)的时间。 脉冲的前沿与脉冲高频能量的关系 梯形脉冲的周期信号,上升时间为tr,脉冲宽度为tp; 梯形脉冲频谱包络示意图 数字电路的时钟频率或脉冲的重复频率fPR, 也可由fmax = 20 fPR 。 电磁兼容角度应该考虑的最高频率: 11GHz 1.1GHz 0.3ns GTL 11GHz 1.1GHz 0.3ns GaAs 11GHz 1.1GHz 0.3ns LVDS 3.2GHz 318MHz 1.0ns BTL 4.2GHz 424MHz 0.75ns ECL 100K 2.1GHz 212MHz 1.5ns ECL 10K 2.1GHz 212MHz 1.5~1.6ns 74Fxxx 1.6Hz 160MHz 2~5ns 74ACTxxx 1.6GHz 160MHz 2~10ns 74ALSxxx 640MHz 64MHz 5~15ns 74HCTxxx 1.1GHz 106MHz 3~4ns 74Sxxx 800MHz 80MHz 4~6ns 74Hxxx 240MHz 24MHz 13~15ns Flip-flop 340MHz 34MHz 9.5ns 74LSxxx 210MHz 21MHz 15~22ns Flip-flop 320MHz 32MHz 10~20ns 74xxx 240MHz 24MHz 13~15ns 74HCxxx 130MHz 13MHz 25~60ns 74Cxxx 100MHz 10MHz 31~35ns 74Lxxx EMI的典型频率 Fmax=10xF 主要谐波分量 F=1/πtr 提供的上升/ 下降时间tr/tf 逻辑系列 Including: SMD: Surface Mount Device SMC: Surface Mount Component SMB: Surface Mount Board 高密度 高速度 细间距 多引脚 高可靠组装设计 (1)元件的封装--- 表面安装技术 (SMT- Surface Mount Technology) SMT新技术 key points: 2. 元件的封装 DIP(Dual in-line package,双列直插) SMT(Surface mount,表面贴) 如, PLCC (plastic leaded chip carrier) SOP (Small Outline Package)小外形封装 PQFP (Plastic Quad Flat Package 塑料四方引出扁平封装 TQFP (Thin Quad Flat Package )薄型四方扁平封装 VQFP (Very Thin Quad Flat Package), LQFP (Low Quad Flat Package ) PGA (Pin Grid Array) , 针栅阵列封装 BGA (Ball Grid Array), 球栅阵列封装 CSP (Chip Size Package 或 Chip Scale Package) 芯片尺寸封装 MCM (Multi Chip Model) 多芯片模块封装 Bare Die (裸芯片)等 DIP-tab DIP PLCC CLCC LCC JLCC SOP TSOP HSOP28 SOJ SOH PQFP QFP TQFP LQFP PGA BGA 3.7 ~ 7.8 nH 28 pin PLCC 0.5 ~ 4.7 nH 624 pin CBGA 1.2 ~ 2.5 nH 40 pin TAB 4.9 ~ 8.5 nH 20 pin SOIC 2.6 ~ 3.6 nH 14 pin SOIC 5.3 ~ 8.9 nH 68 pin PLCC 4.3 ~ 6.1 nH 44 pin PLCC 3.5~ 6.3 nH 20 pin PLCC 4.4 ~ 21.7 nH 40 pin DIP 3.4 ~ 13.7 nH 20 pin DIP 2.0 ~ 10.2 nH 14 pin DIP 导线长度电感 Package SMT 优于 DIP: 封装大小减小 40% 引线电感 减小 64% 元件连线长度减小 环路面积减小 (2

文档评论(0)

134****9291 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档