第三章存储系哈统1-2.pptVIP

第三章 存储系统 随机读写存储器 静态MOS存储器(SRAM) 动态MOS存储器(DRAM) 3.2 SRAM存储器 3.2.1 基本静态存储元阵列 静态存储器 SRAM存储器的构成 SRAM存储器的构成 地址译码的两种方式 采用单译码结构的存储单元 采用双译码结构的存储单元矩阵 3.2.1 SRAM存储器 驱动器 I/O电路 片选与读/写控制电路 输出驱动电路 2114逻辑结构图 存储器的读、写周期 存储器的读、写周期 第三章 存储系统 3.3 DRAM存储器 3.3 DRAM存储器 动态存储器 单管DRAM基本存储电路 单管DRAM的存储矩阵 表3.4 单管存储元电路和四管存储元电路对比 DRAM存储元的读、写刷新操作 DRAM存储元的读、写刷新操作 DRAM存储元的读、写刷新操作 DRAM存储元的读、写刷新操作 3.3.2 DRAM芯片的逻辑结构 3.3.2 DRAM芯片的逻辑结构 3.3.3 读/写周期、刷新周期 3.3.3 读/写周期、刷新周期 DRAM的刷新 集中刷新方式 DRAM的刷新 分散刷新方式 DRAM的刷新 异步刷新方式 前两种方式的结合，在规定的刷新时间内将所有单元刷新一遍。 DRAM的刷新 两种标准刷新操作 只用RAS信号刷新； CAS在RAS之前的刷新。 这种方式是在RAS之前使CAS有效，启动内部刷新计数器，产生需要刷新的行地址，而忽略外部地址线上的信号。 存储器控制电路 存储器控制电路 (1)地址多路开关：刷新时需要提供刷新地址，非刷新时需提供读写地址，由多路开关进行选择。 (2)刷新定时器： 定时电路用来提供刷新请求。 (3)刷新地址计数器：只用RAS信号的刷新操作，需要提供刷新地址计数器。 (4)仲裁电路：对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定。 (5)定时发生器：提供行地址选通信号RAS、列地址选通信号CAS和写信号WE. 3.3.4 存储器容量的扩充 位扩展法 字扩展法 字位同时扩展法 位扩展法组成8K RAM 字扩展法组成64K RAM 高性能主存储器 高性能主存储器 EDRAM芯片 EDRAM芯片又称增强型DRAM芯片，它在DRAM 芯片上集成了一个SRAM实现的小容量高速缓冲存储器，从而使DRAM芯片的性能得到显著改进。 以SRAM保存一行内容的办法，对成块传送非常有利。如果连续的地址高11位相同， 意味着属于同一行地址，那么连续变动的9位列地址就会使SRAM中相应位组连续读出，这称为猝发式读取。 高性能主存储器 EDRAM内存条 一片EDRAM的容量为1M×4位，8片这样的芯片可组成1M×32位的存储模块。 8个芯片共用片选信号Sel、行选通信号RAS、刷新信号Ref和地址输入信号A0—A10。当某模块被选中，此模块的8个EDRAM芯片同时动作，8个4位数据端口D3—D0同时与32位数据总线交换数据，完成一次32位字的存取。 上述存储模块本身具有高速成块存取能力,这种模块内存储字完全顺序排放，以猝发式存取来完成高速成块存取的方式，在当代微型机中获得了广泛应用。 高性能主存储器 1M*32位EDRAM模块组成 主存物理地址的存储空间分布 * * 行译码器X 列译码器Y X向和Y向两个译码器 适用于大容量存储器 双译码 一个地址译码器 适用于小容量存储器 单译码 A0 A1 A2 A3 1111 0000 译码器 图2．9 　单管DRAM基本存储电路 需要有高鉴别能力的读出放大器配合工作，外围电路比较复杂 元件数量少，集成度高 单管存储元电路 管子多，占用的芯片面积大 外围电路比较简单，刷新时不需要另加外部逻辑 四管存储元电路 缺　点　 优　　点　 名　称