第5章半导体长存储器.pptVIP

2.存储器芯片的片选线与地址总线的连接 5.3.1 存储器芯片与地址总线的连接 直接以系统的高位地址作为存储器芯片的片选信 号，将用到的高位地址线接往存储器芯片的片选端. 当该地址线为0或1时，就选中该芯片，即用一根地址 线选通一块芯片。 （1）线选法 例：连接容量为4K×8的存储器，若用2K×8的存储器芯片，共需多少片？共需多少根地址线？几根作字选线？几根作片选线？ 共需: (4k*8)/(2k*8) = 2片 总共地址线：4K = 212, 12根 字选线：2K = 211， 11根 片选线：12-11 = 1根 2.存储器芯片的片选线与地址总线的连接 5.3.1 存储器芯片与地址总线的连接 （2）译码法 使用译码器对系统总线中字选余下的高位地址线 进行译码，以其译码输出作为存储器芯片的片选信号 2.存储器芯片的片选线与地址总线的连接 5.3.1 存储器芯片与地址总线的连接 （2）译码法 常用典型译码器：74LS138（3-8译码器），其引线与功能如下图： 例5.1 (P212) 用译码法连接容量为64K×8的存储器，若用8K×8的存储器芯片，共需多少片？共需多少根地址线？其中几根作字选线？几根作片选线？试用74LS138画出译码电路，并标出其输出线的选址范围.若改用线选法能够组成多大容量的存储器？试写出各线选线的选址范围 5.3.1 存储器芯片与地址总线的连接 64K×8/8K×8=8, 即共需要8片存储器芯片 64K=65536=216，故组成64K的存储器共需16根地址线 8K=8192=213， 即13根作字选线，选择片内单元 16-13=3， 即3根作片选线 芯片的13根地址线为A12～A0，余下的高位地址线是A15～A13，所以译码电路 对A15～A13进行译码，译 码电路及译码输出线的 选址范围如图所示 5.3.1 存储器芯片与地址总线的连接 若改为线选法： A15～A13 3根地址线各选一片8K×8的存储器芯片，故仅能组成容量为24K×8的存储器 A15、A14和A13所选芯片的地址范围分别为： 6000H～7FFFH、A000H～BFFFH和C000H～DFFFH 5.3.1 存储器芯片与地址总线的连接 共需芯片数 = 总容量 / 芯片容量 2N = 总存储单元数 （N=共需多少地址线） 2Z = 芯片的存储单元数 （Z=字选线的根数） 片选线的根数P = 总地址线N – 字选线Z 5.3.1 存储器的字选与片选——小结 例：2114（1K?4）、6116（ 2K?8 ）和6264（ 8K?8 ）分别组成64K?8的存储矩阵，各需多少芯片？地址需要多少位作为片内地址选择端，最少需要多少位地址作为芯片选择端？ 5.3.1 存储器的字选与片选——小结 类型 芯片 字选 片选 128 10 6 32 11 5 6264 8 13 3 1位、4位和8位的存储器芯片，其数据线分别为1根、2根和8根，在与8088 CPU总线的8根数据线相连时，采用并联方式： 1位的存储器芯片，用8片，将每片的数据线依次与数据总线的8根数据线相连，8片的地址相同 4位的存储器芯片，用2片，将每片的4根数据线分别与数据总线的高4位和低4位相连，2片的地址相同 8位的存储器芯片，则将它的8根数据线分别与8根数据线相连 5.3.2 存储器芯片与数据总线的连接 ROM→将芯片的输出允许线OE直接与8088的存储器读信号MEMR相连 RAM→将各芯片的输出允许线OE（或RD）并联后与CPU总线的MEMR相连;写允许线WE（或WR）并联后与MEMW相连 5.3.3 存储器芯片与控制总线的连接 例5.2 1K静态RAM的数据线和地址线的连接 1K位存储器芯片，有1024×1位、256×4位和128×8位等不同结构. 连接包括：数据线连接 地址线连接 控制线连接 5.3.4 连接举例 用1024×1位存储器芯片 8个组成的1K RAM 1024=210，故芯片上地址线为10条 数据线为1条，每一单元相应于一位，故只要把它们分别接到数据总线上的相应位即可 例5.2 1K静态RAM的数据线和地址线的连接 用256×4位存储器芯片8个组成的1K RAM 每片256×4芯片上有8条地址线, ４条数据线. 两片组成一页,将数据扩展为8位. 地址总线上的A0～A7字选;A8和A9经过译码,实现片选 例5.2 1K静态RAM的数据线和地址线的连接 例5.3 8K EPROM和4K静态RAM的连接 通常,ROM和RAM的地址要一起考虑.用EPROM 2732和静态RAM 611