计算机组成祥原理第4章2存储器.pptVIP

DD 预充电信号 读选择线 写数据线 写选择线 读数据线 V C g T4 T3 T2 T1 (1) 动态 RAM 基本单元电路 2. 动态 RAM ( DRAM ) 读出与原存信息相反 DD V T3 T2 T1 + Vdd 三管动态RAM存储单元电路如图: 由于漏电流的存在，电容上存储的数据（电荷）不能长久保存，因此必须定期给电容补充电荷，以避免存储数据的丢失，这种操作称为再生或刷新。 下面分三个过程讨论： 写入数据 读出数据 刷新数据 存储数据的电容 存储单元 写入数据的控制门 读出数据的控制门 写入刷新控制电路 写入数据： 当Xi ＝ Yj ＝1时， T1、 T3、 T4、 T5均导通，此时可以对存储单元进行存取操作。 若DI＝0，电容充电； 若DI＝1，电容放电。 当Xi ＝ Yj ＝0时，写入的数据由C保存。 R/W=0, G1导通，G2截止 输入数据DI经G3反相，被存入电容C中。 读出数据： 当Xi ＝ Yj ＝1时， T1、 T3、 T4、 T5均导通，此时可以对存储单元进行存取操作。 读位线信号分两路，一路经T5 由DO 输出 ； 另一路经G2、G3、T1对存储单元刷新。 R/W=1, G2导通， G1截止， 若C上充有电荷，T2导通，读位线输出数据0；反之， T2截止，输出数据1。 刷新数据： 若读位线为低电平，经过G3反相后为高电平，对电容C充电； 若读位线为高电平，经过G3反相后为低电平，电容C放电； 当 R/W=1, 且Xi=1时， C上的数据经T2 、T3到达摱翑位线，然后经写入刷新控制电路对存储单元刷新。 此时,Xi有效，整个一行存储单元被刷新。由于列选择线Yj无效，因此数据不被读出。 单管动态 RAM 基本单元电路 读出时数据线有电流 为 ?斘薜缌魑獡0? 数据线 C s T 字线 写入时 CS 充电 为 ??放电 为 ?? T + 单元 电路 读 写 控 制 电 路 列 地 址 译 码 器 ? ? ? 读选择线 写选择线 D 行 地 址 译 码 器 0 0 1 1 31 31 1 A9 A8 A7 A6 A5 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 ? ? ? ? ? 0 ? (2) 动态 RAM 芯片举例 ① 三管动态 RAM 芯片 (Intel 1103) 读 0 0 0 0 0 0 0 0 0 0 0 D ? 0 0 单元 电路 读 写 控 制 电 路 ? 先预充 1K*1bit A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 ? ? ? 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 ? ? ? ? ? 0 ? ② 三管动态 RAM 芯片 (Intel 1103) 写 1 1 1 1 1 ② 三管动态 RAM 芯片 (Intel 1103) 写 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 ? ? ? 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 ? ? ? ? ? 0 ? A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 ? ? ? 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 ? ? ? ? ? 0 ? 1 1 1 1 1 ? ② 三管动态 RAM 芯片 (Intel 1103) 写 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 ? ? ? 读选择线 写