基于ahb总线协议的dma控制器设计-软件工程专业论文.docxVIP

基于ahb总线协议的dma控制器设计-软件工程专业论文.docx

  1. 1、本文档共84页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于ahb总线协议的dma控制器设计-软件工程专业论文

摘要 摘 要 万方数据 万方数据 直接存储存取(DMA)方式是一种高速的数据传送模式。DMA 控制器作为进 行 DMA 方式数据传送的控制器,在数据传送的过程中直接进行数据的读写操作, 而不需要 CPU 的干预,只需要在 CPU 对 DMA 控制器进行初始化的任务信息配 置。DMA 数据传送方式大大的提高了数据传送的效率。在 CPU 运行速率越来越 快的前提下,关于 DMA 控制器的研究和设计越来越受到重视。 论文设计的是一个基于 AHB(Advanced High-performance Bus)总线协议 DMA 控制器。首先介绍了关于 AHB 总线和 DMA 数据传送方式的一些基本的概 念,包括了 AHB 总线的特点和 DMA 在数据传送应用中的特征作用。在分析 DMA 控制器特点的基础上,提出了一种功能较为完备的 DMA 控制器的设计。对 DMA 控制器进行了系统功能模块的划分,利用 Verilog HDL 语言对 DMA 控制器进行 了详细的行为级描述设计。在对代码程序进行验证时,描述了验证平台的搭建和 验证过程,将整个代码集成到 SoC 系统中,在验证平台中对 DMA 控制器的各个 子模块进行单独的功能和时序验证,对顶层例化模块进行了整体的功能和时序仿 真验证。验证结果表明,数据传送准确性和时序均达到设计要求。 关键词:高级高性能总线 直接存储存取 DMA 控制器 仿真 VCS A Abstract 万方数据 万方数据 万方数据 万方数据 Direct memory access (DMA) mode is a high speed data transfer mode . During the transfer of the data , the DMA controller can read and write data directly . In this process , we only need to initialize the DMA controller tasks Configuration by the CPU . The method of DMA data transfer greatly improves the efficiency of data transfer . Now , the CPU’s running rates is faster than before, so the research and design on the DMA controller receive more attention . In this paper , we propose a method about the DMA controller design based on AMBA AHB bus protocol . First , we introduces some basic concepts about the AHB bus and DMA data transfer methods , and describes the characteristics of the AHB bus architecture , analysis the application of the DMA about data transfer . Secondly , we propose a more complete functional design for the DMA controller , give a more detailed module designs . We give a detailed description of behavioral design for DMA controller by the Verilog HDL language. During the code simulation , the entire code is integrated into SOC system and then in the verification platform , functio nality and timing verification of the DMA controller’s modules are performded in the verification platform . Finally , we conduct a functionality and timing verification for the top- level module , the verification results show that the accu

您可能关注的文档

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档