动态可重构的基带调制解调器设计-通信与信息系统专业论文.pdf.docxVIP

声 声 明 本学位论文是我在导师的指导下取得的研究成果，尽我所知，在 本学位论文中，除了加以标注和致谢的部分外，不包含其他人已经发 表或公布过的研究成果，也不包含我为获得任何教育机构的学位或学 历而使用过的材料。与我一同工作的同事对本学位论文做出的贡献均 己在论文中作了明确的说明。 研究生签名： j c)坫年?啪 学位论文使用授权声明 南京理工大学有权保存本学位论文的电子和纸质文档，可以借阅 或上网公布本学位论文的部分或全部内容，可以向有关部门或机构送 交并授权其保存、借阅或上网公布本学位论文的部分或全部内容。对 于保密论文，按保密的有关规定和程序处理。 研究生签名： 工o l s年3融爷 硕士学位论文 硕士学位论文 动态可重构的基带调制解调器设计 I黜嬲 摘要 现场可编程门阵列(FieId．Pr0伊an吼able Gate Array，FPGA)凭借着可反复 编程、编程速度快等优点受到广泛应用。虽然FPGA的工艺在不断提高，芯片内 资源在不断增加，但由于工程中遇到的问题越来越复杂，资源仍是许多项目考虑 的第一要素。随着动态部分可重构(Dyn锄ic Panial Reconfigurable，DPR)技术 的出现，凭借其节省资源、下载速度快、设计灵活和节省功耗等优点，使得资源 问题有了新的解决方案。 本文基于软件无线电(So脚are Def．med Radio，SDR)原理，结合动态部分 可重构技术设计了一种动态可重构的基带调制解调器。发射端输入信号先经过卷 积编码，再选择二相差分相移键控(Di行erential Binary Phase S11iR Ke)，ing， DBPSK)、四相差分相移键控(Di蜀ferential Quatemary Phase ShiR Kc如ng， DQPSK)、高斯最小频移键控(Gaussian MinjmlHn Shi丘Keying，GMSK)中的一 种调制方式，然后通过内插改变信号处理速率，最后进行正交调制上变频后输出。 接收端对接收信号进行载波同步下变频，再经过抽取降低信号速率，而后定时同 步选出最优点进行对应的调制方式解调，最后使用Viterbi算法对卷积编码译码。 本文设计的基带调制解调器可实现五种传输速率和DQPSK、DBPSK、GMSK三 种调制方式的动态切换。 关键词：动态部分可重构，多速率，DQPsK，DBPsK，GMsK，卷积编码， Ⅵterbi译码 Absna生一 Absna生一 堡主兰垡丝奎 AbstraCt Field-Pro野锄mable Gate岫(FPGA)is group of widely used enlbedded processers due to its-epeated programmable natIlre and hi曲speed．Wim tlle improved tlle fIabrication process，FPGA proViders are now able to integrate more computing units on a sb唱le chip．However，也e taSks feed to也e FPGA processers du血g its engine甜ng application are also becoming more锄d more coml)utatlonal complicated．Thus，developing aIl optimized sch锄e to use me linlited cornp呲ing resources is Still the 6rst consideration f10r me pr0蓼am designer of the FPGA．An 锄er酉ng teChnology n锄ed Dyn眦ic Partial Recon丘gul曲le(DPR)pr0Vides an altI朗matiVe sohltion for on-chip resources llsage 0ptinlization．Among a11 its benefits， the majo