第5章基于fpga的d优sp开发一.pptVIP

(11) 添加输出端口Out。在Altera DSP Builder库中，选择IO BUS子库，找到AltBus模块，拖放到信件模型窗口中，修改AltBus模块的名字为Out。 Out是一个8位输出端口，接到FPGA的输出引脚，与片外的8位D/A转换器相接，D/A转换模块将数字信号转化成模拟信号。双击Out模块，打开参数设置对话框，设置Out的Bus Type为”Signed Integer”, Node Type参数为”Output Port”，然后单击Apply，然后修改”Number of bits”为8。。 Saturate选项如果被选中，则当输出大于要表达的值的最大正值或负值，则输出被强制为最大的正值或负值。若此选项未被选中，则最高位MSB被截断。此选项对输入端口和常数节点类型是无效的。 （12）保存设计文件。放置完Out模块，把新建模型中的DSP Builder模块连接起来，这样就完成了一个正弦波发生器的DSP Builder模型设计。在进行仿真验证和SignalCompiler编译之前，先把设计保存起来。单击File菜单，选择Save操作，取名并保存。本例中，新建模型取名Sinout，生成模型文件Sinout.mdl。 模型保存之后，先要对模型进行仿真验证，如通过验证，则使用SignalCompiler进行编译将mdl文件转换为VHDL文件。 5.2.2 Simulink模型仿真 Matlab的Simulink环境具有强大的图形化仿真验证的功能。用DSP Builder模块设计好的模型，可以在simulink中进行算法级、系统级仿真验证。对一个模型进行仿真需要施加合适的激励，在特定的观察点添加必须的观察模块。 1. 加入Step模块 本例中，先加入一个step（阶跃模块），来实现模拟SinCtrl的按键使能操作。在simulink的simulink基本库中，选择Source子库，把其中的Step模块拖放到Sinout模型窗口中去，并将其与SinCtrl的输入端口相连。 注意：凡是来自Altera DSP Builder库以外的模块，SignalCompiler都不能将其转换成硬件描述语言的模块。 2. 添加波形观察模块 在Simulink中选择Simulink库，展开Simulink库，选中其中的Sinks子库，把Scope（示波器）模块拖放到SinOut模型窗口中去。双击该模块，打开的是一个Scope窗口。如图5-11所示，图中只有一个信号的波形观察窗口，若希望可以多观察记录信号，可以通过添加多个Scope模块的方法来实现，也可以通过修改Scope的参数来实现Scope模块中的观察窗口数。 3. Scope模块参数设置 用鼠标单击Scope模块窗口上侧工具栏的第二个按钮：Parameters，弹出参数设置对话框，以进行参数设置。 在Scope参数设置对话框中有两个设置页：General和Data History。在General页中，改变Number of axes为2。在单击OK按钮后，可以看到Scope窗口出现了两个波形观察窗。每个观察窗可以独立地观察信号波形。同时Scope模块也多了一个输入端，将SinCtrl的信号接到这一新增的输入端，作为参考信号。 4. 设置仿真激励 先设置模型的仿真激励。在SinOut模型中，只有一个输入端口SinCtrl，需要设置与之相连的Step模块。双击Step模块，在弹出的Step模块参数设置对话框中设置对其输入端口SinCtrl施加的激励。 各参数值的含义如下： 阶跃时刻（Step time）：Step模块的输出在该时刻发生阶跃，默认值为1，单位为秒。 初始值（Initial value）：在阶跃时刻的之前的Step模块的输出值，默认值为0。 终值（Final value）：在阶跃时刻之后Step模块的输出值，默认值为1。 采样时刻（Sample time）：Step模块输出的采样频率。 设置Step time为30，则在30秒时该模块会发生输出值的阶跃。初始值设为0，那么在30秒时刻之前，不输出正弦波；终值设为1。Sample time设为0，设为0的话，在大的和小的时间间隔都进行采样，设成0的模块被称作连续采样；设成1的话，则只在大的时间间隔上采样。选中底部的两项选择：“Interpret vector parameters as 1-D” 和 “Enable zerocrossing detection” 在SInOut模型窗口中，单击Simulation菜单，在下拉菜单中选择Simulation parameters。将弹出SinOut模型的仿真参数设置对话框：”Configuration Parameters: SinOut/configuration