亚65纳条米sram的稳定性分析与设计.docxVIP

亚65纳米SRAM的稳定性研究与设计 亚65纳米SRAM的稳定性研究与设计 中文摘要 亚65纳米SRAM的稳定性研究与设计 中文摘要 SRAM是计算机系统中的必不可少的组成部分，它扮演着直接与CPU对话的重要 角色。尺寸不断缩小的COMS工艺技术有利于提高SRAM性能，减小面积，降低功耗。 与此同时，由先进工艺技术带来的阈值电压波动和工作电压降低影响了SRAM的稳定 性，尤其进入65纳米后，SRAM稳定性面临的挑战更加严峻。先进工艺下的SRAM稳 定性引起了包括Intel，Renesas，MIT等知名IC设计制造公司和科研院的极大关注。 本论文研究分析了CMOS工艺和对SRAM稳定性的影响，提出了一种基于直流分压 思想的稳定性提高技术，该技术通过降低读周期内的字线电压提高读稳定性，降低写 周期内的单元电压提高写稳定性。与目前业界现有稳定性提高技术相比，本论文所提 技术有以下特点：①字线电压和存储单元电压调节采用可编程的方法，利于控制精确 稳定性；②电路实现简单，易于集成到SRAM；③利用SRAM固有时序，无需额外时序 控制；④版图面积开销小。 本文所提技术用于65纳米工艺SR^!I设计。SRAM含有8K个位单元，存储深度为 256，每个存储单元32位，其中字线64根，位线128根，单元面积为0．625um2，稳 定性提高电路的面积占总面积的比例小于2％。该SRAM在UMC公司的Logic and Mixed-Mode IPl0M，1．OV，Standard Performance，Low-k-r-艺上流片。流片测试结 果表明：跚瑚工作电压在1．ov—O．6V范围内变化时，字线电压和存储单元都会随着 SRAM工作电压线性降低，这验证了直流分压技术的优点；通过编程来调解存储单元 电压，SRAM最小写工作电压降低130’170mY，写稳定性提高约15％；采用该技术所增 加的功耗小于1％。 关键词：静态随机存储器读写稳定性读写辅助电路读写裕度 亚65纳米SRAM的稳定性研究与设计 亚65纳米SRAM的稳定性研究与设计 英文摘要 Research on and Design of Sub一65nm SRAM Stability Abstract SRAM is an important part of computer system and play a important role in direct interface with CPU．The scaling CMOS techniques feature high SRAM performance，small area,and low power,while it poses the unfavourable effect on SRAM stability．Especially when CMOS technology goes beyond 65 nm node，SRAM stability encounter serioius challenges，inducing the great concerns of the world famous IC design and manufacturer corporations and research associations such as Intel，Renensas and MIT etc． This thesis research and analyse the process impact on SRAM stability,and present all DC voltage division technique to improve stablility．Lowering the word line voltage during SRAM read cycle Can improve read stability．Lowering the cell voltage during write cycle can improve write stability．Compared to current techniques,the proposed method have features：OThe progr