成电考研831通信原理.pptVIP

表12-14　具有最大df的R=2/3码 　　表中的渐近编码增益γ是在硬判决情况下得到的,如果采用软判决译码或模拟信号译码,则还可以再得到2～3dB的软判决增益。例如(2,1,5)码,它的渐近编码增益γ=3.01dB;如果采用八电平软判决Viterbi译码,则可得到总的编码增益为5.01dB;如果采用模拟信号Viterbi算法译码,则总的编码增益可达6.01dB。 　　我们以(2,1,2)卷积码为例,分析该码的状态图。(2,1,2)卷积码编码器原理如图12-18所示,该码编码存储m=2,k=1,编码器由两级移位寄存器组成。编码器移位寄存器中任一时刻的存储内容称为编码器的一个状态,以si表示。在该例中,编码器由两级移位寄存器组成,因此存的内容有4种可能状态:00、01、10和11,分别用s0=00、s1=10、s2=01和s3=11表示。随着信息序列不断送入,编码器就不断地从一个状态转移到另一个状态,并输出相应的码序列。这种表征编码器工作状态变化的流程图就称为编码器的状态图,(2,1,2)卷积码编码器状态图如图12-19所示。 　　编码器中虚线表示输入1时的状态转移,实线表示输入0时的状态转移。可以看出,若编码器初始状态处于s0,当输入1信息码元时,编码器从s0状态转移到s1状态,并编码输出11;当输入0信息码元时,则编码器仍停留在s0状态,编码输出00,如此等等。随着信息码元不断输入,编码器状态也不断随着转移,并编码输出码序列。 图12-18　(2,1,2)卷积码编码器原理 图12-19　(2,1,2)卷积码编码器状态图 　　2.树图　　树图以带有分支的树的形式标示出编码器的结构,卷积码的树图可以很形象的表示出卷积码的编译码过程,因此在卷积码概率译码中经常用到这种方法。　　若卷积码编码器输入信息序列是半无限长序列,则卷积码树图也是半无限树图。仍以图12-19所示的(2,1,2)卷积码编码器为例,其半无限码树图如图12-20所示。 图12-20　(2,1,2)卷积码的码树图 　　3.网格图　　根据码树图中的重复性,我们可以得到卷积码的一种更为紧凑的图形表示形式,即网格图(Trellis)。对于图12-19所示的(2,1,2)卷积码编码器,其网格图如图12-21所示。网格图由节点和分支组成,每个节点上标注的s0、s1、s2和s3为移位寄存器的状态,其中,s0=00,s1=10,s2=01,s3=11,每个分支上所标注的码元为输出。一般情况下网格图有nm种状态,从第m+1极开始网格图开始重复,若输入信息序列是半无限长序列,则卷积码网格图也是半无限的。在图12-21所示的网格图中,每一状态有两个输入和两个输出分支。在某一节点si,若输入编码器信息码mi=1,则离开该状态为下面分支(用虚线表示);若输入编码器信息码mi=0,则离开该状态为上面分支(用实线表示);每一分支上的n=2个数字表示该时刻编码器的输出。因而网格图中的每一条路径都对应于编码器的输出序列。 图12-21　(2,1,2)卷积码的网格图 　　仍然假设输入(2,1,2)编码器的信息序列M=(101100),编码器沿网格图所走的一条路径在图12-21所示的网格图中用粗线表示,该路径所对应的输出码序列C=(11　10　00　01　01　11),这与状态图法和码树图法得到的结果完全相同。 12.6.3　卷积码的Viterbi译码 　　1.Viterbi译码原理　　Viterbi译码算法是一种基于最大似然译码原理的概率译码算法,在加性白高斯噪声(AWGN)信道中具有最佳性能。当码的约束度较大时,译码算法运算量大,难以实现,因此Viterbi译码算法主要作为码的约束度较小情况下的译码方法。下面我们考虑卷积码通过离散无记忆信道(DMC)的情况。 (12.6-14) (12.6-15) 最大似然译码也可以看成是在网格图上寻找具有最大路径度量值的过程。对于二进制对称信道(BSC),计算和寻找具有最大度量的路径等价于寻找与接收序列R有最小汉明距离的路径,即寻找 (12.6-16) 　　以上是最大似然译码原理,但是在实现时由于运算量太大,因此很难实现。例如对于(2,1,2)卷积码,当L=100时,在网格图上共有2kL路径。即使对于只有100bit/s这种很低的信息传输速率,译码器在1秒钟内也要计算、比较1030个似然函数(或汉明距离),这是根本无法实现的。更何况通常情况下L值是成千上万,因此必须寻找运算量小的最大似然译码算法。 　　Viterbi译码算法成功地解决了寻找最大路径度量时计算量随长度L指数增长这一问题。它并不是在网格图上一次比较所有可能的2kL条路径,而是采用迭代的方法,接收一段,计算、比较一段,选择一段最可能的码段,从