微机原理与接口技术55817.docVIP

第四章 把汇编源程序变成代码程序的过程是（A ） 编译 B.汇编 C.编辑 D.链接 汇编语言语句格式屮，对名字项的规定，请指出错误的解释（B ） 名字的第一个字符只口J以是大小写英文字母及？、 @、_等 名字的第一个字符可以是大小写英文字母、数字、？、@、—等 名字的冇效长度W31个字符 名字从第二个字符起可以岀现数字，但不允许岀现$、#等字符 下面指令屮属于伪指令的是（C ）。 A. mov ax,0 B. int 21h C. code segment D. push ax 在汇编语言程序中，对END语句的叙述止确的是（C ）。 END语句是一可执行语句 C. END语句表示程序执行到此结束 END语句表示源程序到此结束 D. END语句在汇编后要产生机器码 汇编语言源程序屮，每个语句由四项组成，如语句要完成一定功能，那么该 语句中不口J省略的项是（B ）。 A.名字项 B.操作项 C.操作数项 D.注释项 要实现使BETA常量的值为56,应采用语句为（C ）。 A. BETA DB 56 B? BETA DB 56H BETA EQU 56 D? BETA EQU 56H 7?对CS段寄存器赋段地址的方法是（C ） A.MOV AX,COSE B.ASSUME CS:COSE C.END 起始地址 MOV CS, AX D.MOV CS, 2050H 利用编译器得到一个可执行文件，需要对编写好的源程序文件（*? asm） 行 编译 以得到目标文件（*. obi）和 连接 以生成口J执行文件（*? exe）o 汇编语言程序设计中每个语句的注释项的开始必须用符号 —,程序结束 的伪指令为 END 。 第五章 1?可以被CPU直接访问的是主存，不能被CPU直接访问的是辅存。（对 ） 按存储器在计算机中的作用，存储器可分为内存、外存和高速缓冲存储器。 （ 对） 在微型计算机存储体系的分层结构中，Cache-主存层次解决的是存储器的大 容量要求和低成木之间的矛盾。（错 ） CPU与存储器连接时，只需要考虑负载、译码和控制线问题就足够了。 （错 ） 部分地址译码法的电路复杂，但没有浪费地址空间；全译码法的译码电路简 单，却要浪费地址空间。（错 ） 1.A.2.A.A.C.A.A.6. 1.A. 2.A. A. C. A. A. 6. 构成8086系统最大存储容量需用（D 16 B. 32 C. 64 构成8086系统最大存储容量需用（A 16 B. 32 C. 64 和外存储器相比，内存储器的特点是（ 容量大、速度快、成木低 B. 容量小、速度快、成本低 D. 下列存储器中存取速度最快的是（D 片64K X 1位存储芯片。 D. 128 片64KX8位存储芯片。 D. 128 ）。 D 容量大、速度慢、 容量小、速度快、 成本高成本高 ）。 内存 B.光盘 C?硬盘 D.高速缓存 存储器是计算机系统中的记忆设备，它主要用來（C 存放数据 B.存放程序 C.存放数据和程序D.存放微程序 某一 SRAM芯片的容量是512x8位，除电源和接地线外，该芯片的其他引脚 ）。 最少应为（ A. 25 D )根。 B. 23 C. 21 D. 19 主存容量是指存储器所能容纳的最大二进制信息量。 存取时间 是指从启动一次存储器操作到完成该操作所经丿力的时间。 存储周期 是指连续启动两次独立操作所需间隔的最小时间。 存储器的地址译码有两种方式，其中单?译码方式适用于小容量存储器； 双译码方式 适用于大容量存储器。 半导体静态存储器是靠双稳态触发方式 存储信息的,半导体动态存储器是 靠电容存储信息的。 EEPROM 可按字节为单位多次用电擦除改写,且可直接在线进行，无需专 用设备。 DRAM 集成度高,但必须配备读出再生放人电路〃进行刷新，刷新采用仅 行地址有效〃方法进行。 目前各类计算机屮广泛采用多层存储体系结构，金字塔自上而下依次为CPU 寄存器、高速缓冲存储器、主存、外存。 现有SRAM芯片若干，芯片容量为512X4bit,欲组成16KX8bit的静态存储 器，需要64片芯片,在CPU地址线中有9位参与片内寻址地址,有5 位用作芯片组选择信号。 已知一个DRAM芯片外部引脚信号屮冇1条数据线和7条地址线，则其容 量为 128X4bit 已知一个SRAM芯片的容量为8KX8,则该芯片有13 条地址线, 8 条数据线。 3?用2Kx4位RAM构成64KB的存储系统，需要多少RAM芯片？需要多少位地址 作为片外地址译码？设系统为20位地址线，釆用全译码方式。 SRAM芯片存储器接口电路如下图所示，请问： ②芯片存储容量为 ②用该芯片构成32KX16bit的存储器，需用 8 片。 ③ 计算该芯片的地址范围2C000H-2DF