第10讲 物理内存管理：非连续内存分配.pptVIP

概 述 非连续内存分配的需求背景 ■ 页式存储管理 页表概述 快表 ■ 页表 ■ 段页式存储管理 ■ 段式存储管理 ■ 多级页表 反置页表 页表结构 每个进程都有一个页表 ■ 每个页面对应一个页表项 页表基址寄存器(PTBR: Page Table Base Register) 随进程运行状态而动态变化 页表 p 1 20 9 10 p o 1 16 9 10 f o 物理地址 逻辑地址 f 0 PTBR CPU + 1 0 页表项组成 帧号：f ■ 页表项标志 ■ 修改位(dirty bit) 引用位(clock/reference bit) 存在位(resident bit) 页表地址转换实例 假定：具有16位地址的计算机系统 ■ 物理内存大小：32 KB 每页大小：1024字节 物理地址空间 (4,1023) (0,0) 15 9 10 f o 物理地址 0 15 CPU 9 10 p o 逻辑地址 0 1 0 0 1 0 0 页表 0 0 0 0 0 0 1 0 标志位 帧号 1 0 1 0 存在位标志 逻辑地址空间 (3,1023) (4,0) (0,0) 页式存储管理机制的性能问题 内存访问性能问题 ■ 访问一个内存单元需要2次内存访问 第二次访问：访问数据 第一次访问：获取页表项 页表大小问题： ■ 页表可能非常大 64位机器如果每页1024字节，那么一个页表的大小会是多少？ 如何处理? ■ 缓存（Caching） 间接（Indirection）访问 概 述 页表 ■ 页表概述 多级页表 快表 非连续内存分配的需求背景 ■ 段式存储管理 ■ 页式存储管理 ■ 反置页表 段页式存储管理 ■ 缓存近期访问的页表项 ■ TLB 使用关联存储(associative memory)实现，具备快速访问性能 如果TLB命中，物理页号可以很快被获取 如果TLB未命中，对应的表项被更新到TLB中 1 20 9 10 p o 1 16 9 10 f o 物理地址 逻辑地址 CPU CPU中的快表 f Key Value p p 内存中的页表 f 快表(Translation Look-aside Buffer, TLB) 多级页表 p2 o 逻辑地址 p3 p1 通过间接引用将页号分成k级 ■ 建立页表“树” 减少每级页表的长度 第三级页表 第一级页表 第二级页表 p1 p2 p3 二级页表实例 1 20 10 16 1 16 10 p1 o f o 物理地址 逻辑地址 CPU p2 内存 第二级页表 p2 f PTBR + 第一级页表 页表项 p1 CR3 + 概述 非连续内存分配的需求背景 ■ ■ 页表概述 ■ ■ 段式存储管理 页式存储管理 页表 ■ 快表 多级页表 反置页表 段页式存储管理 大地址空间问题 对于大地址空间(64-bits)系统，多级页表变得繁琐. ■ 比如：5 级页表 逻辑 (虚拟) 地址空间增长速度快于物理地址空间 页寄存器和反置页面的思路 ■ 不让页表与逻辑地址空间的大小相对应 让页表与物理地址空间的大小相对应 页寄存器(Page Registers) ■ 页寄存器示例 ■ 每个帧与一个页寄存器(Page Register)关联，寄存器内容包括： 占用页号(Occupier): 对应的页号p 使用位(Residence bit): 此帧是否被进程占用 保护位(Protection bits) 页面大小: 4096 bytes = 4KB 物理内存大小: 4096*4096=4K*4KB=16 MB 页帧数: 4096 = 4K 页寄存器使用的空间 (假设每个页寄存器占8字节): 虚拟内存的大小： 任意 页寄存器带来的额外开销: 8*4096=32 Kbytes 32K/16M = 0.2% (大约) 页寄存器方案的特征 ■ 优点: 页表大小相对于物理内存而言很小 页表大小与逻辑地址空间大小无关 ■ 缺点: 页表信息对调后，需要依据帧号可找页号 在页寄存器中搜索逻辑地址中的页号 页寄存器中的地址转换 ■ CPU生成的逻辑地址如何找对应的物理地址? 对逻辑地址进行Hash映射，以减少搜索范围 需要解决可能的冲突 ■ 快表的限制 快表的容量限制 快表的功耗限制(StrongARM上快表功耗占27%) 在快表中查找对应页表项 有冲突时遍历冲突项链表 查找失败时，产生异常 ■ 用快表缓存页表项后的页寄存器搜索步骤 对逻辑地址进行Hash变换 反置页表 基于Hash映射值查找对应页表项中的帧号 ■ 1 f o 内存 PTBR + =? =? 运行进程PID Hash PID 页号 进程标