FPGA逻辑设计基础.pdfVIP

FPGA逻辑设计基础 目录 ● FPGA设计基本原则 ● RTL编码风格 ● 数字电路的几个基本概念 ● 系统同步电路的静态时序分析 ● FPGA设计案列分析 FPGA设计基本原则－同步设计原则 异步电路 同步电路 电路的核心逻辑用组合电路实现， 电路的核心逻辑用各种各样的触 比如异步的FIFO/RAM读写信号、 发器实现 地址译码等电路 电路的主要信号、输出信号等并不 电路的主要信号、输出信号等都 依赖于任何一个时钟信号，不是由 是由某个时钟沿驱动触发器实现 时钟信号驱动FF产生的 的 异步实现电路的最大缺点是容易产 同步时序电路可以很好地避免毛 生毛刺 刺 不利于器件的移植，这包括器件族 利用器件移植，这包括器件族之 之间的移植和从FPGA向结构化 间的移植和从FPGA向结构化 ASIC 的移植 ASIC 的移植 不利于静态时序分析(STA)，验证 有利于静态时序分析(STA)，验证 设计时序性能 设计时序性能 FPGA设计基本原则－系统原则 系统原则包含两个层次的含义： 1、更高的层次上看，是一个硬件系统，一个单板如何进行 模块划分和任务分配，什么样的算法和功能适合在FPGA实 现。什么样的算法和功能适合在DSP/CPU实现 2、具体到FPGA设计要求对设计的全局有个宏观合理地安 排，比如时钟域、模块复用、约束、面积以及速度等问题 FPGA设计基本原则－硬件原则 首先应该明确FPGA/ASIC的逻辑设计所采用的 HDL硬件描述语言通C/C++软件语言是有本质区别的  C/C++软件语言最终在CPU 中运行，本质上是串行运行 的  HDL硬件描述语言最终在FPGA/ASIC中运行，本质是 并发运行的 在写HDL代码是要有硬件思想，最好能够将HDL对 应于硬件电路，做到心中有硬件 FPGA设计基本原则－面积和速度的平衡和互换  面积和速度是一对对立统一的矛盾体 1. 面积：设计消耗的FPGA逻辑资源的数量 2. 速度：设计稳定运行能够达到的最高频率 3. 同时要求设计面积最小，运行频率最高是不现实的  面积和速度互换是FPGA设计的一个重要思想 1. 时序裕量较大，通过功能模块复用减小面积 2. 时序要求较高，通过并串转换或兵乓操作提高时序  满足时序更为重要，两者冲突时速度优先 RTL编码风格 我没有了个性？！ 这又不影响功能！ 对个人而言，或许如此。但对于需要协作 的团队而言，编码风格的不统一，存在诸 多缺点。 RTL编码风格 对于一个团队来讲，编码风格的不统一 造成代码难以阅读，又不好维护，甚至 对于你自己，程序的作者亦是如此。你 或许思维敏捷、聪明伶俐，然而你编写 的代码令你的才干与造诣黯然失色。 RTL编码风格 采用一种一致的、可预见的方式编写代码，能使代 码更易于调试和维护。如果每个人都采用自己的编 码结构、注释方法和命名习惯，