数字电路第5章组合逻辑电路 (1)..ppt

5.4中规模数字集成电路的特点 P101 2.二进制优先编码器 优先编码器：允许同时在n个输入端有多个输入信号有效，编码器按输入线编号的大小来排列优先级，只对同时输入的多个信号中优先权最高的一个进行编码。 设I7的优先级别最高，I6次之，依此类推，I0最低。 3位二进制优先编码器的真值表 A B 逻辑图 AB A=B AB 符号 A0 B0 AB A1 B1 AB A1 B1 AB A2 B2 AB A2 B2 AB A0 = B0 A=B A0 B0 AB 2.多位数值比较器 比较两个多位数A和B，需从高向低逐位比较。 如两个4位二进制数A3A2A1A0和B3B2B1B0进行比较： A3 B3 AB A3 B3 AB A3 = B3 A2 = B2 A1 = B1 A=A3A2A1A0，B=B3B2B1B0：比较数值输入端。 AB A=B AB：比较结果输出端（高电平有效）。 A’B’ A’=B’ A’B’：扩展输入端，级联时低位向高位的进位位。若A=B时，要由这三位输入来决定比较结果。 集成4位值比较器 实验书P98 16 15 14 13 12 11 10 9 74LS85 1 2 3 4 5 7 8 V CC A 3 B 2 A 2 A 1 B 1 A 0 B 0 B 3 AB A=B AB AB A=B AB GND (a ) TTL 数值比较器引脚图 16 15 14 13 12 11 10 9 4585 1 2 3 4 5 6 7 8 V DD A 3 B 3 AB AB B 0 A 0 B 1 B 2 A 2 A=B AB AB A=B A 1 V SS (b) CMOS 数值比较器引脚图 4位数值比较器真值表 TTL电路（74LS85） 串联扩展 实验书P38 5.6译码器（Decoder） 译码是编码的逆过程，即将具有特定含义的一组代码“翻译”出它的原意的过程叫译码。实现译码功能的逻辑电路称为译码器。数字电路中，常用的译码器有二进制译码器、二－十进制译码器和显示译码器。 一、译码器概念 1.二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个有效（为1或为0），其余全无效（为0或为1）。 2线－4线译码器： 0 0 0 1 1 1 0 0 1 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 Y0 Y1 Y2 Y3 A B 输出 输入 2线－4线译码器真值表 逻辑函数： 2线－4线译码器电路 3线－8线译码器74LS138 G1,G2A，G2B控制信号，EN=1，译码器处于工作状态。EN=0 ，译码器处于禁止状态。 控制电路： 输入信号 输出信号 控制门EN＝1时，输出逻辑表达式： 每个输出对应一个最小项 3线－8线译码器74LS138的功能表 G 1 G 2A +G 2B A 2 A 1 A 0 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 0 x x x x 1 1 1 1 1 1 1 1 x 1 x x x 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1