频率综合技术实验报告.docx

频率综合技术 实验报告 姓 名： 学 号： 同 组 人： 学 号： 院 系: 指导老师： 时 间： PAGE \* MERGEFORMAT PAGE \* MERGEFORMAT 1 锁相与频率合成类实验 实验摘要： 锁相与频率合成类实验主要利用超大规模集成芯片完成锁相环和信号发生器的设计，通过单片机系统控制各种功能，该实验包括的知识点有硬件方面：锁相与频率合成技术，单片机技术，数字电路技术等；软件方面：汇编语言设计，C51语言设计，Protel电路图设计等。 实验要求： 在做实验之前，要通过查阅资料理解该实验的设计要求，包括硬件芯片的原理和功能，以及单片机方面的知识，熟悉汇编语言和C51语言的编程方法，完成该实验的硬件设计和软件设计，完成以上内容才能进实验室做实验。 实验一、 锁相频率合成器的设计……………………………………………………2 实验二、 锁相环路参数测试实验……………………………………………………9 实验三、 DDS信号发生器的设计………………………………………………… 14 实验四、 基于FPGA的DDS信号源…………………………………………………17 实验一 锁相频率合成器的设计 一、实验目的 1. 掌握锁相环及频率合成器原理。 2. 利用数字锁相环CD4046设计制作频率合成器。 3. 利用有源滤波器将CD4046输出方波。 二、实验仪器 示波器、万用表、频率计、直流稳压源。 三、实验原理 1．锁相频率合成器原理 锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。即将某一基准频率经过锁相环（PLL）的作用，产生需要的频率。原理框图如图1-1所示。 图1-1 锁相环原理框图 由图1-1可知，晶体振荡器的频率经固定分频后得到步进参考频率，将信号作为鉴相器的基准与分频器的输出进行比较，鉴相器的输出正比与两路输入信号是相位差，经环路滤波器得到一个平均电压，控制压控振荡器（VCO）频率的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。锁定后的频率为即。当预置分频数变化时，输出信号频率随着发生变化。锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。 2．CD4046锁相环工作原理 数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。鉴相器有两个共用输入端和，输入端既可以与大信号直接匹配，又可直接与小信号相接。自偏置电路可在放大器的线性区调整小信号电压增益。鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。由于CD4046的两个鉴相器输入信号均为数字信号，所以称CD4046位数字锁相环。压控振荡器的输出除受输入电压的控制外，还受禁止端INH的控制。当禁止端INH为高电平时，禁止VCO和源极跟随器工作；当禁止端INH为低电平时，允许VCO和源极跟随器输出。齐纳二极管用来辅助电源电压的调整。CD4046的功能框图和管脚排列如图1-2所示。 图1-2 CD4046管脚排列和功能框图 由于鉴相器Ⅰ为异或门，使用时要求两个输入信号必须都是占空比为50%为对称方波，此时它的鉴相范围是，否则线性鉴相范围将减小。在频率合成器中，由于环路中的分频输出信号一般都不是对称方波，故都不使用鉴相器Ⅰ。 鉴相器Ⅱ为四组RS边沿触发器，它具有鉴相/鉴频的功能，不像鉴相器Ⅰ依靠电平鉴相，鉴相器Ⅱ是依据脉冲边沿进行鉴相，对占空比无特殊要求，因而常使用在频率合成器中。鉴相器Ⅱ在不同输入相位差下输出的时域波形及鉴相特性曲线如1-3所示。 图1-3 鉴相器Ⅱ的时域波形和鉴相特性 因为鉴相器Ⅱ输出级是由一个增强型P沟道场效应管和一个增强型N沟道场效应管组成的三态驱动电路，当管脚上的参考频率高于管脚上的比较信号频率时，鉴相器Ⅱ输出管脚电压中的直流分量增加，这一增加的直流分量控制VCO振荡频率迅速提高；当低于管脚上的比较信号频率时，管脚电压中的直流分量减小，而这一减小的直流分量控制VCO振荡频率迅速降低。管脚的脉冲宽度表明了相位差的大小，当两个输入信号相同时，则输出呈高阻状态。 VCO的输出频率最高不超过1.5MHz（74HC4046为15MHz左右），决定振荡频率的不仅和电源电压有关，而且与外接阻容元件有关。振荡频率的定时元件有、和电容，无信号输入时，VCO将振荡在最低频率上。当使用不同电源时，与的关系、与的关系、/和/的关系如图1-4(a)、(b)、(c)所示。 图1