算数运算处理器之快速雏型研究算数运算处理器之快速.pdf

Journal of China Institute of Technology Vol.37 2007,10 算數運算處理器之快速雛型研究算數運算處理器之快速雛型研究 算數運算處理器之快速雛型研究算數運算處理器之快速雛型研究 A Study on Prototype of Mathematical Processor 廖鴻儒 施冠良 許能傑 中華技術學院 中華技術學院 中華技術學院 電子 系講師 電子系研究生 電子系副教授 Department of Electronics Engineering, China Institute of Technology 摘 摘 要要 摘摘 要要 本研究針對算數運算處理器的架構 ，進行快速雛型之實現與研究，將原架構 為 4指令的算數運算處理器 ，修改少許的硬體架構，使指令增加到16個，其中包 含常用的條件跳躍功能 、算數與邏輯運算指令。修改後的算數運算處理器仍可實 現於低閘數的 FPGA/CPLD 元件，且提供可執行的應用程式更具彈性，可增廣此算 數運算處理器之應用範圍 。另外，本研究之控制單元採用微指令方式設計，在指 令修改上較具彈性 ，調整一些的微指令的控制步驟，並增加少許的硬體修改，可 獲得多組指令的提升 。實際經FPGA/CPLD 元件(Lattice ispLSI1032E-70LJ84)進行 雛型合成 ，可實現於低閘數(約 6000個 Gate Counts)的 FPGA/CPLD 之雛型建構 ， 並通過應用程式執行之驗證 。本研究對於低成本、高效能的算術運算處理器之雛 型設計 ，可提供不錯的參考。 關鍵詞 ：算數運算處理器、快速雛形、現場可程式化閘陣列/複雜可程式化邏輯元件 ABSTRACT In this paper, we design the low-cost architecture circuit of mathematical processor and implement this prototype. We have modified a few architectures and controller of simple mathematical processor to increase instructions numbers from 4 to 16. Using the low-cost FPGA/CPLD device can be implemented to prototype. In addition, the controller design of architecture has used microinstruction method. It can depend on