第四章VHDL设计初步.pptVIP

第四章 VHDL设计初步 概述 VHDL程序基本结构 VHDL文本输入设计的基本方法 VHDL程序设计举例 4.1 VHDL概述 4.1.1 常用硬件描述语言简介 常用硬件描述语言有VHDL、Verilog和ABEL语言。 (1) 逻辑描述层次：在三个层次上进行电路描述 由高到低依次为:行为级、RTL级和门电路级 VHDL语言:高级描述语言 行为级和RTL级的描述，最适于描述电路的行为 Verilog语言和ABEL语言:较低级的描述语言 RTL级和门电路级的描述，最适于描述门级电路 4.1 VHDL概述 (2) 设计要求： VHDL: 可以不了解电路的结构细节，设计者所做的工作较少； Verilog和ABEL: 需了解电路的结构细节，设计者需做大量的工作。 4.1 VHDL概述 (3) 综合过程：任何一种语言源程序，最终都要转换成门电路级才能被布线器或适配器所接受。 VHDL: 综合通常要经过行为级→RTL级→门电路级的转化 VHDL几乎不能直接控制门电路的生成。 Verilog和ABEL: 综合过程相对简单，即经过RTL级→门电路级的转化 易于控制电路资源。 4.1 VHDL概述 (4)对综合器的要求： VHDL： 层次较高，不易控制底层电路，因而对综合器的性能要求较高； Verilog和ABEL： 对综合器的性能要求较低。 4.1 VHDL概述 4.1.2 VHDL的特点 VHDL主要用于描述： 数字系统的结构、行为、功能和接口 VHDL的语言形式和描述风格与句法： 与一般的计算机高级语言类似，但含有许多具有硬件特征的语句。 4.1 VHDL概述 VHDL系统设计的基本点 将设计实体分成内外两部分 一个设计实体，即一个工程设计 可以是一个系统 可以是一个电路模块 可以是一个元件 4.1 VHDL概述 VHDL的程序结构特点 设计实体具有两部分内容： 1. 外部 可视部分，即端口 2. 内部 不可视部分，即内部功能和算法完成部分。 在对一个设计实体定义了外部接口后，一旦其内部开发完成，其他的设计就可以直接调用这个实体。 4.1 VHDL概述 应用VHDL进行工程设计的优点 与其他的硬件描述语言相比，VHDL具有更强的行为描述能力。 强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。 就目前流行的EDA工具和VHDL综合器而言，将基于抽象的行为描述风格的VHDL程序综合成为具体目标器件的网表文件已不成问题，只是在综合与优化效率上略有差异。 4.1 VHDL概述 VHDL具有丰富的仿真语句和库函数。 在任何大系统的设计早期，能查验设计系统的功能可行性； 随时可对系统进行仿真模拟，使设计者对整个工程的结构和功能可行性做出判断。 4.1 VHDL概述 VHDL描述设计可由EDA工具进行逻辑综合和优化，并自动根据不同的实现芯片转变成门级网表。 VHDL设计可突破门级设计的瓶颈，极大地减少电路设计的时间和可能发生的错误，降低开发成本。 利用EDA工具的逻辑优化功能，可以自动把综合后的设计变成更小、更高速的电路系统。 设计者可以容易地从综合和优化的电路获得设计信息，返回去更新修改VHDL设计描述，使之更加完善。 4.1 VHDL概述 VHDL对设计的描述具有相对独立性。 VHDL的硬件描述与具体的工艺技术和硬件结构无关，设计者可以不懂硬件的结构，也不必管最终设计的目标器件是什么，而进行独立的设计。 VHDL设计程序的硬件实现目标器件有广阔的选择范围，其中包括各种系列的CPLD、FPGA及各种门阵列器件。 4.1 VHDL概述 VHDL设计的规模和结构易调整。 由于VHDL具有类属描述语句和子程序调用等功能，对于完成的设计，在不改变源程序的条件下，只需改变类属参量或函数，就能容易地改变设计的规模和结构。 4.1 VHDL概述 VHDL的生命周期长 VHDL的硬件描述与工艺无关，不会因工艺变化而使描述过时。 与工艺有关的参数可通过VHDL提供的属性加以描述，当工艺改变时，只需修改