VHDL与数字电路设计 (2).ppt

VHDL与数字电路设计 一、传统设计方法 自顶向下的设计方法 传统设计方法 vs EDA设计方法 三、PLD器件 （一）出现的背景 如果能把所设计的数字系统做成一片大规模集成电路，则不仅能减小电路的体积、重量、功耗，而且会使电路的可靠性大为提高。 为某种专门用途而设计的集成电路叫做专用集成电路，即所谓的ASIC（Application Specific Integrated Circuit的缩写）。 在用量不大的情况下，设计和制造这样的专用集成电路成本很高，而且设计、制造的周期也较长。 可编程逻辑器件的研制成功为解决上述问题提供了比较理想的途径。 VHDL是非常高速集成电路硬件描述语言 (Very High speed Integrated Circuit Hardware Description Language)的英文缩写。 VHDL设计 VS 电路图设计 VHDL与电路图设计电路的方式不同，和电路图设计方式相比： （1）易于修改； （2）设计能力更强； （3）VHDL语言很方便：独立于器件设计；相同的程序代码可以用于不同厂家生产的器件。 VHDL程序的基本结构 Library std; Use std.standard.all; Entity and2 is Port( a,b : in bit; c : out bit); End and2; Architecture a1 of and2 is Begin c = a and b; End a1; VHDL程序的基本结构 （1）LIBRARY和PACHAGE声明区； （2）ENTITY定义区； （3）ARCHITECTURE定义区； Library（库）是用于存放预先编译好的Package（程序包）。 Package （程序包）中定义了基本的常数，数据类型，元件及子程序等。 作用：声明在实体和结构体定义中将用到的 数据类型、元件或子程序等。 声明格式： Library 库名； Use 库名. PACKAGE名.All； （2）ENTITY定义区 端口模式（MODE）有以下几种类型： IN ；OUT；INOUT ；BUFFER 端口模式可用下图说明：（黑框代表一个设计或模块） IN OUT BUFFER INOUT （3）ARCHITECTURE定义区 实体的实现。即说明电路执行什么动作或实现功能。 定义格式： Architecture 结构体名 of 实体名 is [ 声明语句；(内部信号、变量、常数，元件，子程序声明)] Begin 并行描述语句； End 结构体名； 二输入与门电路设计范例 二输入与门电路设计范例 Library std; Use std.standard.all; Entity and2 is Port( a : in bit; b : in bit; c : out bit); End and2; --实体定义结束。 二输入与门电路设计范例 Architecture Na of and2 is Begin c =’0’ when a=’0’ and b = ‘0’ else ’0’ when a=’1’ and b = ‘0’ else ’0’ when a=’0’ and b = ‘1’ else ‘1’; 符号=为信号直接赋值符。 End Na; --结构体Na Architecture Nb of and2 is Begin c = a and b; --and 为逻辑与操作 End Nb; --结构体Nb 第一章 VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2 Max+plusⅡ的操作 1-1 VHDL程序的基本结构 Library std; Use std.standard.all; Entity and2 is Port( a,b : in bit; c : out bit); End and2; Architecture a1 of and2 is Begin c = a and b; End a1; 1-1 VHDL程序的基本结构 （1）LIBRARY和