基于C-JTAG的软核研究-检测技术与自动化装置专业论文.docxVIP

摘要 摘要 I万方数据 I 万方数据 摘要 电子技术的发展日新月异，芯片功能不断被增强，系统设计也早已从当初简单 的电路板设计演变成多芯片片上系统（SoC）架构的设计。随之而来的是对测试端 口提出越来越严格的要求，致使传统的测试端口标准已不能满足当前的任务需求。 IEEE 1149.7 标准（C-JTAG）的出现正致力于解决所面临的这些难题。IEEE 1149.7 标准作为一种全新的测试与调试接口标准，它在完全兼容 IEEE 1149.1 标准的同时， 支持星型扫描拓扑结构，支持多 TAPC 系统结构，并减少了调试测试所需的管脚数， 进而提高了管脚利用效率。 本文在深入研究 IEEE 1149.7 标准的基础上，探讨设计了符合 IEEE 1149.7 标 准的 C-JTAG 软核结构。根据自上而下及先整体后模块的设计原则，本文将所设计 的软核划分为若干功能模块，分别为：TAP.7 命令模块、电源管理模块、测试性复 位模块、功能性复位模块、4 线星型扫描技术模块、2 线星型扫描技术模块和非扫 描数据传输模块。各功能模块首先独立完全各自功能，再进一步协调各模块之间的 工作，实现软核预期设计目标。该软核设计符合 IEEE 1149.7 标准，并支持对符合 IEEE 1149.1 标准的旧器件的升级,支持新标准的大部分特性，能够一定程度上满足 当前芯片发展对测试接口标准的需求。 本文设计的软核采用 Verilog HDL 语言编写，之后，通过 QuartusⅡ设计软件进 行扫描测试和仿真验证。验证结果符合各功能模块预期设计目标。 关键字：IEEE 1149.7 标准；边界扫描；4 线星型扫描；2 线星型扫描； Abst Abstract II万方数据 II 万方数据 Abstract With the rapid development of electronic technology and enhancement of chip functions, system design have long been evolved into a multi-chip system-on-chip (SoC) architecture from the original simple circuit board design. So ever-higher demands of the test port are brought forward, resulting that the traditional standards of the test port can not meet the current mission requirements. The emergence of the IEEE 1149.7 (C-JTAG) standard is working to resolve these problem we are facing. The IEEE 1149.7std, as a new test and debug interface standard, can fully compatible with the IEEE 1149.1std. It supports multi-TAPC structure and Star scan topology, reduces the TAP pins and therefore improves pin efficiency. On the basis of in-depth study of the IEEE 1149.7 standard, we designed a standards-compliant C-JTAG soft core. According to the principle of Top-Down and the first overall second module, the soft core is divided into various function modules: TAP.7 command module, power management module, test reset module, function reset module, star-4 scan module, star-2 scan module and non-scanning data transmission module, respectively. Each functional modules was firstly independent complete of their own functions, further coordination