DDR系列基础知识讲解.ppt

未来展望 DDR系列市场占有份额关系图 谢谢大家！ 感谢您的观看！ 特性分析 DDR CC的方法则是比较内外部时钟的长短，如果内部时钟周期短了，就将所少的延迟加到下一个内部时钟周期，然后再与外部时钟做比较，若是内部时钟周期长了，就将多出的延迟从下一个内部时钟刨除，如此往复，最终使内外时钟同步。 CC式DLL工作示意图 特性分析 CFM与CC各有优缺点，CFM的校正速度快，仅用两个时钟周期，但容易受到噪音干扰，如果测量失误，则内部的延迟就永远错下去。CC的优点则是更稳定可靠，如果比较失败，延迟受影响的只是一个数据，不会涉及到后面的延迟修正，但它的修正时间要比CFM长。 特性分析 CK#起到触发时钟校准的作用，由于数据是在CK的上下沿触发，造成传输周期缩短了一半，因此必须要保证传输周期的稳定以确保数据的正确传输，这就要求CK的上下沿间距要有精确的控制。但因为温度、电阻性能的改变等原因，CK上下沿间距可能发生变化，此时预期相反的CK#就起到纠正的作用（CK上升快下降慢，CK#则是上升慢下降快）。 特性分析 在写入时，以DQS的高/低电平期中部为数据周期分割点，而不是上/下沿，但数据 的接收触发仍为DQS的上/下沿，DQS是双向信号，读内存时，由内存产生DQS的沿和数据的沿对齐，写入内存时，由外部产生，DQS的中间对应数据的沿 ，即此时DQS的沿对应数据最稳定的中间时刻； 图形解析 SDRAM SDRAM在开机时的初始化过程 图形解析 SDRAM 行有效时序图 图形解析 SDRAM 读写操作示意图，读取命令与列地址一块发出（当WE#为低电平是即为写命令） 图形解析 SDRAM 非突发连续读取模式：不采用突发传输而是依次单独寻址，此时可等效于BL=1， 虽然可以让数据是连续的传输，但每次都要发送列地址与命令信息，控制资源占 用极大 图形解析 SDRAM 突发连续读取模式：只要指定起始列地址与突发长度，寻址与数据的读取自动进 行，而只要控制好两段突发读取命令的间隔周期（与BL相同）即可做到连续的突 发传输 图形解析 SDRAM 读取时预充电时序图：图中设定：CL=2、BL=4、tRP=2。自动预充电时的开始时 间与此图一样，只是没有了单独的预充电命令，并在发出读取命令时，A10地址 线要设为高电平（允许自动预充电）。可见控制好预充电启动时间很重要，它可 以在读取操作结束后立刻进入新行的寻址，保证运行效率。 图形解析 SDRAM 读取时数据掩码操作，DQM在两个周期后生效，突发周期的第二笔数据被取消 图形解析 SDRAM 写入时数据掩码操作，DQM立即生效，突发周期的第二笔数据被取消 性能比较 DDR2与DDR的区别 1.速率与预取量 DDR2的实际工作频率是DDR的两倍，DDR2内存拥有两倍于标准DDR内存的4bit预期能力。 2.封装与电压 DDR封装为TSOPII，DDR2封装为FBGA； DDR的标准电压为2.5V，DDR2的标准电压为1.8V。 3.bit pre-fetch DDR为2bit pre-fetch,DDR2为4bit pre-fetch。 4.新技术的引进 DDR2引入了OCD、ODT和POST （1）ODT：ODT是内建核心的终结电阻，它的功能是让DQS、RDQS、DQ和DM信号在终结电阻处消耗完，防止这些信号在电路上形成反射； 性能比较 DDR2与DDR的区别 （2）Post CAS：它是为了提高DDR2内存的利用效率而设定的； 在没有前置CAS功能时，对其他L-Bank的寻址操作可能会因当前行的CAS命令占 用地址线而延后，并使数据I/O总线出现空闲，当使用前置CAS后，消除了命令冲 突并使数据I/O总线的利率提高。 性能比较 DDR2与DDR的区别 （3）OCD（Off-Chip Driver）：离线驱动调整，DDR2通过OCD可以提高信号的完整性 OCD的作用在于调整DQS与DQ之间的同步，以确保信号的完整与可靠性，OCD的主要用意在于调整I/O接口端的电压，来补偿上拉与下拉电阻值，目的是让DQS与DQ数据信号间的偏差降低到最小。调校期间，分别测试DQS高电平和DQ高电平，与DQS低电平和DQ高电平时的同步情况，如果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级，直到测试合格才退出OCD操作。 性能比较 DDR3与DDR2的区别 DDR2为1.8V，DDR3为1.5V； DDR3采用CSP和FBGA封装，8bi