东南大学 数字电路实验 第4章_时序逻辑电路.docxVIP

东南大学电工电子实验中心 实 验 报 告 课程名称： 数字逻辑电路设计实践 第 4 次实验 实验名称： 基本时序逻辑电路 院 （系）： 信息科学与工程学院 专 业： 信息工程 姓 名： 学 号： 实 验 室: 实验组别： 同组人员： 无 实验时间： 评定成绩： 审阅教师： 时序逻辑电路 实验目的 掌握时序逻辑电路的一般设计过程； 掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求； 掌握时序逻辑电路的基本调试方法； 熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。 实验原理 时序逻辑电路的特点（与组合电路的区别）： ——具有记忆功能，任一时刻的输出信号不仅取决于当时的输出信号，而且还取决于电路原来的值，或者说还与以前的输入有关。 时序逻辑电路的基本单元——触发器（本实验中只用到D触发器） 触发器实现状态机（流水灯中用到） 时序电路中的时钟 同步和异步（一般都是同步，但实现一些任意模的计数器时要异步控制时钟端） 时钟产生电路（电容的充放电）：在内容3中的32768Hz的方波信号需要自己通过电路产生，就是用到此原理。 常用时序功能块 计数器（74161） 任意进制的同步计数器：异步清零；同步置零；同步置数；级联 序列发生器 ——通过与组合逻辑电路配合实现（计数器不必考虑自启动） 移位寄存器（74194） 计数器（一定注意能否自启动） 序列发生器（还是要注意分析能否自启动） 实验内容 广告流水灯 实验要求 用触发器、组合函数器件和门电路设计一个广告流水灯，该流水等由8个LED组成，工作时始终为1暗7亮，且这一个暗灯循环右移。 写出设计过程，画出设计的逻辑电路图，按图搭接电路。 将单脉冲加到系统时钟端，静态验证实验电路。 将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端Q2、Q1、Q0和8个LED上的波形。 实验数据 = 1 \* GB3 ① 设计电路。 问题分析 流水灯的1暗7亮对应8个状态，故可采用3个触发器实现；而且题目要求输出8个信号控制8个灯的亮暗，故可以把3个触发器的输出加到3-8译码器的控制端，对应的8个译码器输出端信号控制8个灯的亮暗。 设三个触发器输出端状态为Q2Q1Q0，则状态图如下 状态转换卡诺图： 00 01 11 10 0 001 010 100 011 1 101 110 000 111 每个输出端状态转换卡诺图为： 00 01 11 10 0 0 0 1 0 1 1 1 0 1 00 01 11 10 0 0 1 0 1 1 0 1 0 1 00 01 11 10 0 1 0 0 1 1 1 0 0 1 根据卡诺图得到逻辑表达式: 根据以上分析设计出最终电路图如下： = 2 \* GB3 ② 静态验证 = 3 \* GB3 ③ 动态验证 波形记录： 序列发生器 实验要求 用触发器设计一个具有自启动功能的01011序列发生器。 写出设计过程，画出设计的逻辑电路图。 An Bn Cn Dn An+1 B n+1 C n+1 D n+1 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 1 0 1 0 1 0 1 0 0 1 0 1 用Multisim进行化简处理，得： An+1=Bn Bn+1=Cn Cn+1=Dn Dn+1=An+Dn=（An+Dn） 按图搭接电路，将单脉冲加到系统时钟端，静态验证实验电路。 将TTL连续脉冲信号加到系统时钟端，用示波器和逻辑分析仪观察并记录时钟脉冲CLK、触发器的输出端上的波形。 智力竞赛抢答器 简易数字钟 实验要求：设计一只只有小时和分钟功能的简易数字钟，输入时钟脉冲周期为1min，四位数码管用于显示，高位用于显示小时，低位用于显示分钟。 分钟（低、高位） 分钟（低、高位） 小时（低、高位） 实验中遇到的困难及解决