集成电路设计程设计课程教学大纲.docVIP

《集成电路设计课程设计》课程教学大纲 Course Project for IC Design 课程编号：DZ240060 适用专业：集成电路设计与集成系统 先修课程： 学 分 数：2 总学时数：2周 实验（上机）学时：2周 考核方式：系考 执 笔 者：孟李林 编写日期：2010-07-2 一、课程性质和任务 本课程设计属于实践课程，主要针对集成电路设计与集成系统专业本科生，是重要的实践教学环节，应安排在第七学期后两周。通过本课程的实践学习，使学生巩固《数字集成电路设计》、《CMOS模拟集成电路设计》、《EDA技术实验》等课程所学知识，熟练掌握集成电路设计的流程，熟练使用集成电路设计流程中的相应EDA工具软件，使学生初步具有对集成电路设计的综合能力和实践能力。 课程教学内容和要求 课程设计要求学生根据指导教师布置的设计题目，使用EDA工具完成集成电路设计全部设计流程，包括：选题，需求分析，技术规范制订，详细方案设计，电路设计，设计功能仿真，电路综合，静态时序分析，版图设计等。 通过本课程的训练，使学生对集成电路设计流程有较完整和深入的认识和理解，能够熟练掌握和应用相关的EDA实现工具，培养学生初步的集成电路综合设计能力和较好的学习与实践能力。 选题 由教师提供设计题目，学生自己选题，完成IC设计流程的实践学习 需求分析、技术规范制订 对选题进行需求分析，提出合理的设计需求，制订相应的技术规范。 掌握功能的定义和特点取舍，掌握接口的划分和接口时序的制定。 详细方案设计 熟悉设计方案编写格式。 针对所选题目，编写出详细设计方案。 电路设计 熟练掌握HDL，针对设计需求，采用HDL进行电路设计。 设计功能仿真 熟悉仿真工具的使用。 熟练应用EDA仿真工具进行设计功能仿真验证。 电路综合 理解电路综合的概念。 理解Tcl语言，掌握综合约束脚本的写法。 熟悉电路综合工具，完成设计电路的综合。 时序分析 理解静态时序分析中基本概念。 掌握PT工具的基本使用方法。 采用EDA仿真工具对所设计的电路进行时序仿真验证。 版图设计 熟悉EDA版图设计工具。 采用EDA版图设计工具完成设计电路的版图设计，包括：布局（PR）、参数 提取、设计规格检查(DRC、ERC)、版图与网表的一致性检查(LVS)。 三、各教学环节的学时分配 本课程设计属于实践课程，教学环节集中安排在2周进行。为保证达到预计的教学目的，课程设计可以分组进行，以小组为单位分别进行资料的收集、方案论证、实验及改进。具体实践教学的学时分配如下表： 项目 章节 主要内容 学时分配 讲课 习题课 实验 上机 合计 第一章 选题 3 3 第二章 需求分析、技术规范制订 12 12 第三章 详细方案设计 6 3 9 第四章 电路设计 6 6 第五章 设计功能仿真 6 6 第六章 电路综合 6 6 第七章 时序分析 12 12 第八章 版图设计 6 6 合计 3 24 33 60 四、实验部分教学内容和要求 1、实验所需设备及材料 序号 环境、设备名称 数量 备注 1 工作站 1 每人一套 2 EDA仿真工具（Ncverilog/Ncsim） 1 3 EDA综合工具（Design Compile） 1 4 EDA时序分析工具（PrimeTime） 1 5 EDA版图设计工具（Silicon Ensemble/Apollo/Astro） 1 五、本课程与其它课程的联系 本课程设计的先修课程为：《数字电路与逻辑设计》,《Verilog HDL数字系统设计》,《数字集成电路设计》,《模拟集成电路设计》,《EDA技术实验》等。 通过本课程设计的实践学习使学生达到巩固《数字集成电路设计》、《CMOS模拟集成电路设计》、《EDA技术实验》等课程所学知识。 六、建议教材及参考资料 Cadence NC-Verilog说明书 Synopsys DC 培训教材 Synopsys PT 培训教材 崔凯译，Tcl/Tk 编程权威指南， HYPERLINK /search/power_search/power_search.asp?key1=%E4%B8%AD%E5%9B%BD%E7%94%B5%E5%8A%9B%E5%87%BA%E7%89%88%E7%A4%BE \t _blank 中国电力出版社，2002.6 相关EDA工具软件学习手册，工具帮助信息等