FAQ-晶振兼容设计方案-20100422.pdfVIP

九暘电子股份有限公司 九暘电子股份有限公司 2010.4.22 Updated CW省晶振方案常见状况解答 CW省晶振方案常见状况解答  省晶振方案系统工作原理说明  省晶振方案系统工作原理说明  选用不同射频芯片组合的系统示意图  选用不同射频芯片组合的系统示意图  客户导入设计前常见问题  客户导入设计前常见问题  工程调试常见问题解答  工程调试常见问题解答 Source-Clock省晶振方案工作原理说明 Source-Clock省晶振方案工作原理说明 应用Source-Clock 的省晶振方案，基带平台系统只需打开 应用Source-Clock 的省晶振方案，基带平台系统只需打开 相应PIN脚的I/O设定即可，不用更动其他软件代码。 相应PIN脚的I/O设定即可，不用更动其他软件代码。 例如MT6225 基带芯片的T2 脚位(GPIO-43) 可以设定为 例如MT6225 基带芯片的T2 脚位(GPIO-43) 可以设定为 [SRCLKENAI] Source-clock-enable功能，客户只需在基带 [SRCLKENAI] Source-clock-enable功能，客户只需在基带 平台开发工具界面里更改mode setting， 平台开发工具界面里更改mode setting， 依左下图所示将GPIO-43的Def.Mode设定改为1:SRCLKENAI即可。 依左下图所示将GPIO-43的Def.Mode设定改为1:SRCLKENAI即可。 右下表所列为MTK基带芯片可设定为SRCLKENAI的脚位与其对应的 右下表所列为MTK基带芯片可设定为SRCLKENAI的脚位与其对应的 GPIO#。 GPIO#。 SRCLKENAI MTK BBP GPIO# Pin 脚位置 MT6223 A17 GPIO-31 A17 GPIO-31 MT6225 T2 GPIO-43 T2 GPIO-43 MT6226 T2 GPIO-31 T2 GPIO-31 MT6235 AD11 GPIO-43 AD11 GPIO-43 SRCLKNAI省晶振方案必须使用以上平台对应脚位。 Source-Clock省晶振方案: MT6139 （I ） Source-Clock省晶振方案: MT6139 （I