基于TSV绑定的三维芯片测试优化策略-电子学报.PDF

第１期 电　　子　　学　　报 Ｖｏｌ．４４　Ｎｏ．１ ２０１６年１月 ＡＣＴＡＥＬＥＣＴＲＯＮＩＣＡＳＩＮＩＣＡ Ｊａｎ．　２０１６ 基于ＴＳＶ绑定的三维芯片测试优化策略 １ １ ２ 神克乐 ，虞志刚 ，白　宇 （１．清华大学计算机系，北京１０００８４；２．清华大学软件学院，北京１０００８４） 　　摘　要：　本文提出一种三维片上系统（３ＤＳｏＣ）的测试策略，针对硅通孔（ＴＳＶ，ＴｈｒｏｕｇｈＳｉｌｉｃｏｎＶｉａｓ）互连技术的 ３ＤＳｏＣ绑定中和绑定后的测试进行优化，由于测试时间和用于测试的ＴＳＶ数目都会对最终的测试成本产生很大的影 响，本文的优化策略在有效降低测试时间的同时，还可以控制测试用的ＴＳＶ数目，从而降低了测试成本．实验结果表 明，本文的测试优化策略与同类仅考虑降低测试时间的策略相比，可以进一步降低约２０％的测试成本． 关键词：　ＳｏＣ测试；３ＤＳｏＣ；测试优化；测试成本 中图分类号：　ＴＰ３９１７６；ＴＮ４０７　　　文献标识码：　Ａ　　　文章编号：　０３７２２１１２（２０１６）０１０１５５０５ 电子学报ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｅｊｏｕｒｎａｌ．ｏｒｇ．ｃｎ　 ＤＯＩ：１０３９６９／ｊｉｓｓｎ０３７２２１１２．２０１６．０１．０２３ ＯｐｔｉｍｉｚａｔｉｏｎＳｔｒａｔｅｇｙｆｏｒＴＳＶＢａｓｅｄ３ＤＳｏＣＴｅｓｔｉｎｇ １ １ ２ ＳＨＥＮＫｅｌｅ，ＹＵＺｈｉｇａｎｇ，ＢＡＩＹｕ （１．Ｄｅｐｔ．ｏｆＣｏｍｐｕｔｅｒＳｃｉｅｎｃｅ，ＴｓｉｎｇｈｕａＵｎｉｖｅｒｓｉｔｙ，Ｂｅｉｊｉｎｇ１０００８４，Ｃｈｉｎａ； ２．ＳｃｈｏｏｌｏｆＳｏｆｔｗａｒｅ，ＴｓｉｎｇｈｕａＵｎｉｖｅｒｓｉｔｙ，Ｂｅｉｊｉｎｇ１０００８４，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：　Ｔｈｅｏｐｔｉｍｉｚａｔｉｏｎｐｒｏｂｌｅｍｏｆｔｈｒｅｅｄｉｍｅｎｓｉｏｎａｌｓｙｓｔｅｍｏｎｃｈｉｐ（ＳｏＣ）ｎｅｅｄｓｔｏｂｅｓｏｌｖｅｄｂｅｆｏｒｅｉｔｅｎｔｅｒｓ ｔｈｅｍａｒｋｅｔ．ＷｅｐｒｏｐｏｓｅａｒｅｃｏｎｆｉｇｕｒｅｄｔｅｓｔａｒｃｈｉｔｅｃｔｕｒｅｏｐｔｉｍｉｚａｔｉｏｎｏｆＴＳＶｂａｓｅｄ（ＴｈｒｏｕｇｈＳｉｌｉｃｏｎＶｉａｓｂａｓｅｄ）３ＤＳｏＣ， ａｎｄｔｈｅｏｐｔｉｍｉｚａｔｉｏｎｉｎｃｌｕｄｅｓｂｏｔｈｍｉｄｂｏｎｄｔｅｓｔｉｎｇａｎｄｐｏｓｔｂｏｎｄｔｅｓｔｉｎｇ．ＡｓｂｏｔｈｔｅｓｔｔｉｍｅａｎｄｔｈｅｎｕｍｂｅｒｏｆＴＳＶｆｏｒｔｅｓｔ ｉｍｐａｃｔｔｈｅｏｖｅｒａｌｌｔｅｓｔｃｏｓｔ，ｏｕｒｐｒｏｐｏｓｅｄｓｃｈｅｍｅｃａｎｒｅｄｕｃｅｏｖｅｒａｌｌｔｅｓｔｔｉｍｅ，ｗｈｉｌｅｃｏｎｔｒｏｌｌｉｎｇｔｈｅｎｕｍｂｅｒｏｆＴＳＶｓ．Ｅｘｐｅｒｉ ｍｅｎｔｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｏｕｒｓｃｈｅｍｅａｃｈｉｅｖｅｓａｒｏｕｎｄ２０％ ｏｎｔｈｅｒｅｄｕｃｔｉｏｎｏｆｔｅｓｔｃｏｓｔｃｏｍｐａｒｅｄｗｉｔｈｏｎｅｂａｓｅｌｉｎｅｓｏｌｕｔｉｏｎ ｗｈｉｃｈｏｎｌｙｃｏｎｓｉｄｅｒｓｒｅｄｕｃｉｎｇｔｅｓｔｔｉｍｅ． Ｋｅｙｗｏｒｄｓ：　ＳｏＣｔｅｓｔｉｎｇ；３ＤＳｏＣ；ｏｐｔｉｍｉｚａｔｉｏｎ；ｔｅｓｔｃｏｓｔ ［３］