问题光学三值逻辑和冗余二进制的区别答三值逻辑和二进制的区别是.PDF

问题：光学三值逻辑和冗余二进制的区别 答：“三值逻辑和二进制的区别”是数学领域的事情，与“光”（物理特性）没有关系。 而 “三值逻辑”是逻辑变换问题， “二进制”是数值计算问题。逻辑变换不存在 “进位”， 即数据位之间没有关联，各个位独立地按照变换规则，根据两个输入符号得到一个输出符号。 “二进制”是“计数进位制”数值表达方式的一种——逢二进一。所有的数据位都是关联在 一起——进位关系。 虽然逻辑变换和数值计算不是同类事情，但当把数值计算的位数限定时，数值计算的 两个操作——本位相加和进位，都可以通过对两个原始数据的某种逻辑变换来分别获得。 如对于一位二进制加法：本位相加操作可以用 “异或”变换实现，而进位操作可以用 “与” 变换实现。对于两位二进制加法，两个位上的本位相加还是用各位的 “异或”实现，第1 位向第 位的进位还是用“与”实现，但第 位向高位的进位就要用更复杂的逻辑变换 （请 2 2 参考 “先行进位加法器”原理），这个变换的输入数据是两个数的两位，共四个。显然，只 有二进制加法的位数定了，理论上说，每一位的进位值都可以用某个逻辑变换过程来实现， 于是定好位数的加法总能用一组逻辑变换来完成，只是位数越多，用到的逻辑变换式越多（显 然，位数不定时，需要的逻辑变换式的个数不能定，这种方法就失效了），同时位数越高的 进位值用到的逻辑变换式越复杂。历史上，电子计算机考虑到复杂程度和门电路的延时性， 构造了 位的这种二进制加法器——先行进位 位并行加法器。当位数更多时，无论采用分 4 4 级并行加法器还是分组并行加法器，本质上都是容忍各个 位并行加法器之间的进位串行操 4 作。因此，当数据位比较多时，电子计算机的加法器就会因 “进位”而延时。 “进位延时”在 年前就是计算机的“痛”。 年代的计算机科学家为此伤透了脑筋， 80 40 他们提出一个想法：用一个专门的符号在加法运算过程中来暂时表达 “进位值”，使本位相 加能够并行进行，然后再来处理这个特殊符号表示的“进位”。有了这个特殊符号，二进制 加法就实际用了三个符号，比正常的二进制多了一个符号，故称其为 “冗余符号表示法”， 对应于二进制就有了问题中的 “冗余二进制”之说。 然而，如何有效地处理这个表示“进位值”的冗余数？ 一直没有很好的方法。直到1960 年，一位天才计算机科学 家Algirdas Avizienis （美籍立陶宛，生于1932-7-8。容错计 算、自恢复计算系统的创始人）提出MSD 并行加法器电路 特性和操作方法。通过冗余表示，将进位过程限定在两位 二进制数之内，从而消除了进位链过程。形成所有数据位 并行的加法器。他称相应的操作分别为： （计算进位值）、 T （计算本位值）、 和 。其加法器结构和操作规则 （这 W T W 是核心）见旁边的图 （ ）。后来有人用集成电路实现 Fig.2 了这个并加法器，但电子计算机中没有采用。 年， 、 等人将 1986 Barry L. Drake Richard P. Bocker MSD 并行加法器电路特性和操作方法变形为符号替换规则，他 们称仍各规则为： 、 、 和 。这组变换规则可视为相 T W T W 应的三值逻辑运算器。见下边的表和图。 年，金翊用可重构三值逻辑光学处理器构造出 、 、 和 三值逻辑运算器，形 2009 T W T W 成三值光学计算机的 并行加法器—— 加法器。 位 加法器占 MSD TW-MSD n TW-MSD 5n+4 个处理器位。 2010-2014 年，沈云付提出限制输