集成电路版图设计 报告.docVIP

集成电路版图设计报告 PAGE1 / NUMPAGES9 集成电路版图设计报告 一．设计目的： 1.通过本次实验，熟悉L-edit软件的特点并掌握使用L-edit软件的流程和设计方法； 2.了解集成电路工艺的制作流程、简单集成器件的工艺步骤、集成器件区域的层次关系，与此同时进一步了解集成电路版图设计的λ准则以及各个图层的含义和设计规则； 3.掌握数字电路的基本单元CMOS的版图，并利用CMOS的版图设计简单的门电路，然后对其进行基本的DRC检查； 4. 掌握的掩模板设计与绘制。 二．设计原理： 1、版图设计的目标： 版图 （layout） 是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。版图设计是创建工程制图（网表）的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。其设计目标有以下三方面： = 1 \* GB3 ① 满足电路功能、性能指标、质量要求； = 2 \* GB3 ② 尽可能节省面积，以提高集成度，降低成本； = 3 \* GB3 ③ 尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。 2、版图设计的内容： = 1 \* GB3 ①布局：安排各个晶体管、基本单元、复杂单元在芯片上的位置。 = 2 \* GB3 ②布线：设计走线，实现管间、门间、单元间的互连。 = 3 \* GB3 ③尺寸确定：确定晶体管尺寸（W、L）、互连尺寸（连线宽度）以及晶体管与互连之间的相对尺寸等。 = 4 \* GB3 ④版图编辑（Layout Editor ）:规定各个工艺层上图形的形状、尺寸和位置。 = 5 \* GB3 ⑤布局布线（Place and route ）：给出版图的整体规划和各图形间的连接。 = 6 \* GB3 ⑥版图检查（Layout Check ）：设计规则检验（DRC,Design Rule Check）、电气规则检查（ERC,Electrical Rule Check）、版图与电路图一致性检验（LVS,Layout Versus Schematic ）。 三．设计规则（Design Rule ）： 设计规则是设计人员与工艺人员之间的接口与“协议”， 版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。设计规则主要包括几何规则、电学规则以及走线规则。其中几何设计规则通常有两类： = 1 \* GB3 ① 微米准则：用微米表示版图规则中诸如最小特征尺寸和最小允许间隔的绝对尺寸。 = 2 \* GB3 ② λ准则：用单一参数λ表示版图规则，所有的几何尺寸都与λ成线性比例。 设计规则分类如下： 1.拓扑设计规则（绝对值）：最小宽度、最小间距、最短露头、离周边最短距离。 2.λ设计规则（相对值）：最小宽度w=mλ、最小间距s=nλ、最短露头t=lλ、离周边最短距离d=hλ（λ由IC制造厂提供，与具体的工艺类型有关，m、n、l、h为比例因子，与图形类形有关）。 = 1 \* GB3 ① 宽度规则（width rule）：宽度指封闭几何图形的内边之间的距离。 = 2 \* GB3 ② 间距规则（Separation rule）：间距指各几何图形外边界之间的距离。 同一工艺层的间距(spacing) 不同工艺层的间距(separation) = 3 \* GB3 ③ 交叠规则（Overlap rule） 交叠有两种形式： （1）一几何图形内边界到另一图形的内边界长度（intersect） （2）一几何图形外边界到另一图形的内边界长度（enclosure） Intersect enclosure = 4 \* GB3 ④ 因为物理结构直接决定晶体管的跨导、寄生电容和电阻，以及用于特定功能的硅区，所以说物理版图的设计与整个电路的性能（面积、速度、功耗）关系密切。 另一方面，逻辑门精密的版图设计需要花费很多的时间与精力。这在按照严格的限制对电路的面积和性能进行优化时是非常需要的。但是，对大多数数字VLSI电路的设计来说，自动版图生成是更好的选择（如用标准单元库，计算机辅助布局布线）。为判断物理规范和限制，VLSI设计人员对物理掩膜版图工艺必须有很好的了解。 因为物理结构直接决定晶体管的跨导、寄生电容和电阻，以及用于特定功能的硅区，所以说物理版图的设计与整个电路的性能（面积、速度、功耗）关系密切 。CMOS逻辑门掩膜版图的设计是一个不断反复的过程。首先是电路布局（实现预期的逻辑功能）和晶体管尺寸初始化（实现期望的性能规范）。