原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实用标准
文档
VIVADO下IBERT使用指南
第一部分 生成IBERT IP及运行工程生成配置文件
选择IP，选择FPGA版本，protocol数量 （所有通道用一个速率的话一般只选择1个protocol），速率，参考时钟频率，通道数量和Quad PLL（大于6G的速率时必须选择）
选择需要的Quad 通道114和115，及参考时钟源，这里选择合用QUAD114的参考时钟
3.时钟源选择QUAD_114_CLK0做为整个IP的系统时钟，当然这个需要根据硬件实际情况来选择。
4.生成IP之后在IP的顶层右键点击Open IP Example Design，然后会打开一个新的VIVADO界面。
第二部分 上板利用IBERT验证GTX管脚
5.如果需要在ISE的ChipScope中查看IBERT时，直接点击ISE的ChipScope的Analyzer，然后点击链接-配置FPGA。如下图所示
6.如果是要在VIVADO中查看Ibert，则需要打开Hard ware Session，如下图所示
7. 点击Open a new hardware target
8. Open a new hardware target界面点击Next
9. 不用更改，点击next
10.选择目标FPGA芯片点击next
11.无需更改，点击next
12. 选择配置文件
13.选择配置的FPGA，点击右上角create links
14.点击+号将所有通路添加进去
15. 点击Next
16. IBERT 界面
19.可将光标放在BERT栏上右键，就可以弹出菜单，根据需要添加或减去功能
20.将TX Pattern 和RX Pattern选为31 bit与IP中设置相符
21. 点击AUTO REFRSSH可以看到各个通道的速率变化
22. 选择一路通道，右键选择create scan可以创建眼图。
23.眼图
文档评论（0）