第10章 组合逻辑电路.ppt

主编 李中发 制作 李中发 2003年7月;第1O章 组合逻辑电路;第1O章 组合逻辑电路;10.1 数字电路概述;（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。 （2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。 （3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。;（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。;数码为：0～9；基数是10。 运算规律：逢十进一，即：9＋1＝10。 十进制数的权展开式：;(2)、二进制;数码为：0～7；基数是8。 运算规律：逢八进一，即：7＋1＝10。 八进制数的权展开式： 如：(207.04)10＝ 2×82 ＋0×81＋7×80＋0×8－1＋4 ×8－2 ＝(135.0625)10;结论;;数制转换;(2)、二进制数与十六进制数的相互转换;整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。; 用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。;;10.2 逻辑门电路;10.2.1 基本逻辑关系及其门电路;F=AB;F=AB;2、或逻辑和或门电路;F=A+B;F=A+B;3、非逻辑和非门电路;4、复合门电路;由或门和非门构成或非门。;10.2.2 集成门电路;①输入信号不全为1：如uA=0.3V， uB=3.6V;3.6V;功能表;内含4个两输入端的与非门， 电源线及地线公用。;2、CMOS门电路;CMOS与非门;CMOS或非门;10.3 逻辑函数及其化简;10.3.1 逻辑代数的公式和定理;（3）基本定理;(A+B)(A+C)=AA+AB+AC+BC;分配率A+BC=(A+B)(A+C);逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、逻辑图和波形图。只要知道其中一种表示形式，就可转换为其它几种表示形式。;2、逻辑表达式;3、逻辑图;10.3.3 逻辑函数的化简;　　如果乘积项是另外一个乘积项的因子，则这另外一个乘积项是多余的。;利用公式Ａ＝Ａ（Ｂ＋Ｂ），为某一项配上其所缺的变量，以便用其它方法进行化简。;组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。;10.4.1 组合逻辑电路的分析;最简与或表达式;逻辑图;真值表;10.4.2 组合逻辑电路的设计; 2 ; 5 ;真值表; 3 ;10.5 组合逻辑电路部件;1、半加器;2、全加器;全加器的逻辑图和逻辑符号;实现多位二进制数相加的电路称为加法器。;10.5.2 数值比较器;逻辑表达式;10.5.3 编码器;逻辑表达式;2、8421 码编码器;逻辑表达式;3、3位二进制优先编码器;逻辑表达式;逻辑图;10.5.4 译码器;3位二进制译码器;逻辑表达式;　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表;逻辑表达式;3、显示译码器;;b=c=f=g=1，a=d=e=0时;显示译码器真值表;10.5.5 4选1数据选择器;逻辑图;10.5.6 1路-4路数据分配器;逻辑图