基于FPGA的逻辑分析探究仪连续触发模块设计.pdfVIP

2o伯 年 11月 电 子 测 试 Nov．2o1o 第 11期 ELECTR0Nlc TE$T No，，1 基于FPGA的逻辑分析仪连续触发模块设计 孙旌旗 ，王厚军，戴志坚 (电子科技大学 自动化工程学院 成都 611731) 摘 要：介绍一种逻辑分析仪数据捕获模式的设计原理与实现方法。这种模式主要用于嵌入式软件的测试分 析，它不再采用采样的方式来采集数据，而是利用软件插桩与硬件设置触发字相结合的方法来监视系统总 线，当程序运行到捅桩点时，硬件产生触发，此时才会主动地到总线上将相应数据与对应的具体时间捕获回 来 ，从而实现有效数据的精确捕获。此外，在FPGA内部采用双RAM交替读写的方式来暂存数据，在不中断 程序运行的情况下，实现有效数据的长时间实时存取与分析，提高嵌入式软件性能分析的范围和质量。采用 FPGA作