基于FPGA的数字电子钟设计.pdfVIP

第22卷 第4期 电子设计工程 2014年2月 Electronic 堕：丝 堕竺：兰 Design Feb．2014 Engineering 基于FPGA的数字电子钟设计 王琥．任峻 (湖南农业大学信息科学技术学院，湖南长沙410128) 摘要：采用FPGA进行的数字电路设计具有更大的灵活性和通用性，已成为目前数字电路设计的主流方法之一。本 文给出一种基于FPGA的数字钟设计方案。该方案采用VHDL设计底层模块，采用电路原理图设计顶层系统。整个系 实可行。 关键词：EDA；FleA；QuanusⅡ：数字钟 中圈分类号：TN702 文献标识码：A of clockbasedon Designdigital FPGA Jun WANGHu，REN (Co／／ege Scienceand ofInformationTechnology，ttunanAgricultural 410128，China) University，嘶h Abstract：Ithasbecomea methodto circuit FPGAbecauseofits and popular designdigital byusing flexibilityversatility．A schemeof clockbasedonFPGAis the in scheme VHDLto bottommodules design digital given paper．The adopts design and circuit to clockis andsimulatedOH diagram testedinthe designtopsystem．Thedi6tal designed，compiled Q．anaslI，and FPGA box．The waves experimentsimulationandtestresultsshowthattheschemeisfeasible． clock Keywords：EDA；FPGA；Qu舡tusII；digital EDA(Electronic DesignAutomation)又名电子设计自动数超过24时，用一个LED小灯进行溢出警报说明，然后从 化，其基本特征是：以超大规模可编程逻辑器件，如FPGA，为00—00—00开始从新计时，此功能可以使电子钟很方便的扩展 设计载体，以硬件描述语言，如VHDL，为系统逻辑描述的主为万年历。 要表达方式，以计算机、大规模可编程逻辑器件的开发软件 我们采用自顶向下的层次化设计方法进行设计．其输人 及实验开发系统为设计工具。完成电子系统的设计。使用 为状态选择信号(使用一个2位二进制表示选择。00正常运 EDA进行电子系统设计具有以下特点：1)用软件方式设计硬行或显示闹铃信息，Ol设置秒，1