基于Verilog＋HDL的FIR数字滤波器的优化设计与仿真.pdfVIP

2014年4月1日 现代电子技术 Apr.2014 第37卷第7期 ModernElectronicsTechnique Vol.37 No.7 154 154 基于Verilog HDL 的FIR 数字滤波器的 优化设计与仿真 1，2 1 1 李玉学 ，白忠臣 ，秦水介 （1.贵州省光电子技术及应用重点实验室，贵州 贵阳 550025；2.贵州大学 电子信息学院，贵州 贵阳 550025） 摘 要：对FIR数字滤波器基于VerilogHDL的实现进行了研究，在分布式算法的基础上进行了改进，设计了32阶常系 数FIR滤波器。用Verilog硬件描述语言进行数字逻辑设计，使用SynopsysVCS作为仿真工具对设计进行仿真和验证，在 Synopsys 公司的DesignCompiler下进行综合。结果表明，该设计既保证了运行速度又节省了芯片的面积，可以广泛应用于 数字集成电路的设计中。 关键词：Verilog HDL；FIR滤波器；分布式算法；数字集成电路 中图分类号：TN713⁃34 文献标识码：A 文章编号：1004⁃373X（2014）07⁃0154⁃03 Optimization design and simulation of FIR digital filter based on Verilog HDL 1，2 1 1 LIYu⁃xue ，BAIZhong⁃chen ，QINShui⁃jie (1.GuizhouKeyLaboratoryofPhotoelectronTechnologyandApplication，Guiyang 550025，China； 2.SchoolofElectronicInformation，GuizhouUniversity，Guiyang 550025，China) Abstract：TherealizationofFIRdigitalfilterbasedonVerilogHDLwasstudiedandwasimprovedonthebasisofthedis⁃ tributedalgorithm.A 32⁃orderconstantcoefficientFIRfilterwasdesigned.Veriloghardwaredescriptionlanguagewasusedfor digitallogicDesign.ThedesignwassimulatedandverifiedbytakingSynopsysVCSasasimulationtool.Itwassynthesizedwith DesignCompilerofSynopsysCompany.Theresultsshowthatthedesigncannoyonlyensuretherunningspeed，butalsosave theareaofthechip.Itcanbewidelyusedinthedesignofdigitalintegratedcircuit. Keywords：Verilog HDL；FIRfilter；distributedalgorithm；digitalintegratedcircuit 0 引 言