基于W25Q80BL的FPGA配置控制器的设计与验证.pdfVIP

第37卷 第 3期 电 子 器 件 V01．37 No．3 2014年 6月 ChineseJournalofElectronDevices Jun．2014 DesignandVerificationofFPGAConfigurationControllerBasedonW25QSOBL JIAJia，WANGXin’an ，YONGShanshan (TheKeyLaboratoryofIntegratedMicro一跏 e ScienceandEngineeringApplciations，PekingUniversity5f， nGraduateSchool e， enGuandong518055，China) Abstract：WiththescaleofFPGA increasing，thecapacityofconfigurationinformationhasbeenbecomingmassive whichbringsmuchresearchonhow toloadconfigurationinfomr ation asquickaspossible．Tosolvethisproblem ，a positiveand4channelinparMlelconfigurationcontrollerbasedonUsingW25Q80BLSPIFLASHforFPGA is proposed．Afterreceiving quad datafrom theFLASH，theFPGA writesto fourchainsin parallel，which largely sho~enstheconfiugrationtime．Theresultprovesthatitiseffectiveandfeasible． Keywords：FPGA；FLASH；configurationcontroller；VCS simulation EEACC：1265 doi：10．3969／j．issn．1005-9490．2014．03．021 基于 W25Q80BL的 FPGA配置控制器的设计与验证 贾 嘉，王新安 ，雍珊珊 (北京大学深圳研究生院集成微系统科学工程与应用重点实验室 ，广东 深圳 518055) 摘 要 ：随着FPGA的规模不断增大，其配置信息的容量也越来越大，所以如何方便快捷的读取配置信息也成为了越来越重 要的问题。利用W25Q80BL型号的SPIFLASH支持四线同时读取数据的功能来实现主动模式下快速加载配置信息到 FPGA。 在接收到四组来 自FLASH的数据后，FPGA把数据并行写入到四条chain里，较大的缩短了配置时间。仿真结果证实了设计 的有效性与可行性 。 关键词 ：可编程逻辑门阵列；FLASH；配置控制器；VCS仿真 中图分类号：TN492 文献标识码：A 文章编号：1005—9490(2014)03—0474—04 基于 SRAM工艺的FPGA芯片在掉电后存储 的 配置控制器。 信息会丢失，造成每次上电后都需要重新加载配置 1 FPGA配置控制器的设计 文件后 FPGA才能正常工作 ¨之 。 目前通用 的FPGA配置方式主要有 以下几种 ： 本文提 出的配置控制器主要 由JTAG控制器 ， (1)被动并行配置 (FPP)(2)主动串行配置 (AS)。 协议转换接 口，FLASH控制器，FLASH选择器，模拟 (3)被动串行配置 (PS)。(4)JTAG方式 J。其中， 电路初始化控制模块，帧解析器和配制链控制器组 JTAG方式每次掉电都需要重新连接电脑下载配置 ， 成 ，如图 1所示 。 所以对于完成开发的系统，一般采用余下的方式来 采用 JTAG接 口作为通信控制接 口，当PC与配 完成配置 。AS配置模式是通过串行方式读取放在 置控制器通信时，FLASH选择器会使 FL