基于MAXplusII实时数字钟设计.docVIP

教学单位 电子电气工程系 教学单位 电子电气工程系 学生学号 200895024026 编 号 综合课程设计 题　　目 基于MAXPLUSII的实时数字 设计 学生姓名　　 白阳　　　　　 专业名称　　　电子信息工程 指导教师　　　王晓利　　　　 2010 年　6　月　2 1 总体电路设计要求和思想 1.1掌握十进制，模12进制计数器的设计方法； 1.2巩固多位共阴级扫描显示数码管的驱动及编码； 1.3对利用VHDL硬件描述语言设计相关模块有一定的了解； 1.4掌握EDA技术的层次化设计方法。 2 设计原理 2.1模块设计 秒——60进制BCD码计数；分——60进制BCD码计数； 时——24进制BCD码计数； 整个计数器具有清零，调时功能。 2.2七段译码器VHDL语言文本编辑如下（*.tdf格式）,之后生成名 7segment1的逻辑符号。 操作为：Flie - creat default symbol,则可以将用户刚刚设计的电路形成一个模块符号h_adder。 SUBDESIGN 7SEGMENT1 ( i3,i2,i1,i0:input; a,b,c,d,e,f,g:output; ) begin table i3,i2,i1,i0 = a,b,c,d,e,f,g; 0,0,0,0 =0,0,0,0,0,0,1; 0,0,0,1 =1,0,0,1,1,1,1; 0,0,1,0 =0,0,1,0,0,1,0 0,0,1,1 =0,0,0,0,1,1,0 0,1,0,0 =1,0,0,1,1,0,0 0,1,0,1 =0,1,0,0,1,0,0 0,1,1,0 =0,1,0,0,0,0,0 0,1,1,1 =0,0,0,1,1,1,1 1,0,0,0 =0,0,0,0,0,0,0 1,0,0,1 =0,0,0,0,1,0,0 end table; end; 3.关于Max plus II的操作。 3.1Max plus ii MAX+plusII提供了功能强大，直观便捷和操作灵活的原理图输入设计功 能，同时还配备了适用于各种需要的元件库，其中包含基本逻辑元件库（如与非门、反向器、D触发器等）、宏功能元件（包含了几乎所有74系列的器件），以及功能强大，性能良好的类似于IP Core的巨功能块LPM库。但更为重要的是，MAX+plusII还提供了原理图输入多层次设计功能，使得用户能设计更大规模的电路系统，以及使用方便精度良好的时序仿真器。以传统的数字电路实验相比为例，MAX+plusII提供原理图输入设计功能具有显著的优势： 3.2Max plus ii的安装后运行 任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。 首先，新建文件如下图所示 图（1）打开编辑框 然后，用VHDL语言生成七段译码管 选择新建中的text editor file，进入界面如下，然后输入程序 图（2）七段译码管的程序 然后点击File下的 creat default symbol ，这样就生成了新的元器件，七段译码管。 3.3新建模12计数器 列出所需的元件，然后进行连接，得到下图。 图（3）模12计数器 连接完成后，保存，点file下的Save as完成相应的对话框，保存。 模12计数器的封装，保存完毕后，点击File下的creat default symbol，这样，模12计数器就成为一个元件块。 3.4，新建模60计数器 得到如下的图 图（4）con60 同样，对模60计数器进行封装，得到con60的模块。 利用已经封装好的con60模块，进行m60的组装，结果得到的电路图如下 图（5）模60计数器 3.5电路图的组建 对m60进行封装，然后组建完整的电路图，能实现数字钟的电路，如下 图（6）实现数字钟的电路 图(7)实现数字钟的电路 就此，原理图的