智力抢答器设计.ppt

智力抢答器的设计 姓名：弥耀轩 学号：37 07电本班 一.课题说明 　在许多比赛活动中，为了准确．公正，直观地判断出第一抢答着，通常设置一台抢答器，通过数显．灯光及音响等多种手段指示出第一抢答者．同时，还可以设置计时．计分．犯规奖惩记录等多种功能． 二．设计要求 １．设计一个４组参加的智力竞赛抢大计时器．每组设置一个抢答按钮供抢答者使用． 　２．电路具有第一抢答信号的鉴别和锁存功能．在主持人将系统复位并发出抢答指令，当有某一组参赛者首先按下抢答开关时，数码管显示相应组别并伴有声响．此时，电路应具备自锁功能，使别组的抢答开关不起作用． 　３．电路具有回答问题时间控制功能．要求回答问题时间小于等于１００　s（显示为０～９９），时间显示采用倒计时方式。当达到限定时间时，发出声响以示报警。 四.设计文件 Feng.vhd LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY FENG IS PORT(CP,CLR:IN STD_LOGIC; Q:OUT STD_LOGIC); END FENG; ARCHITECTURE FENG_ARC OF FENG IS BEGIN PROCESS(CP,CLR) BEGIN IF CLR=0THEN Q=0; ELSIF CPEVENT AND CP=0THEN Q=1; END IF; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY SEL IS PORT(CLK:IN STD_LOGIC; a:OUT INTEGER RANGE 0 TO 7); END SEL; ARCHITECTURE SEL_ARC OF SEL IS BEGIN PROCESS(CLK) VARIABLE AA:INTEGER RANGE 0 TO 7; BEGIN IF CLKEVENT AND CLK=1THEN AA:=AA+1; END IF; A=AA; END PROCESS; END SEL_ARC; END PROCESS; END FENG_ARC Sel.vhd LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY SEL IS PORT(CLK:IN STD_LOGIC; a:OUT INTEGER RANGE 0 TO 7); END SEL; ARCHITECTURE SEL_ARC OF SEL IS BEGIN PROCESS(CLK) VARIABLE AA:INTEGER RANGE 0 TO 7; BEGIN IF CLKEVENT AND CLK=1THEN AA:=AA+1; END IF; A=AA; END PROCESS; END SEL_ARC; Lockb.vhd LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY LOCKB IS PORT(D1,D2,D3,D4:IN STD_LOGIC; CLK,CLR:IN STD_LOGIC; Q1,Q2,Q3,Q4,ALM:OUT STD_LOGIC); END LOCKB; ARCHITECTURE LOCK_ARC OF LOCKB IS BEGIN PROCESS(CLK) BEGIN IF CLR=0THEN Q1=0; Q2=0; Q3=0; Q4=0; ALM=0; ELSIF CLKEVENT AND CLK=1THEN Q1=D1; Q2=D2; Q3=D3; Q4=D4; ALM=1; END IF; END PROCESS; END LOCK_ARC; Ch41a.vhd LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CH41A IS PORT(D1,D2,D3,D4:IN STD_LOGIC; Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END CH41A; ARCHITECTURE CH41_ARC OF CH41A IS BEGIN PROCESS(D1,D2,D3,D4) VARIABLE TMP:STD_LOGIC_VECTOR(3 DOWNT