- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* 组合逻辑电路的特点: 1.是多输入多输出的电路。 其模拟框图为 Z1 = f1(x1,x2,…,xn) Z2 = f2(x1,x2,…,xn) Zm = fm(x1,x2,…,xn) … 组合逻辑电路 … … x1 x2 x3 xn z1 z2 z3 zm 2.输出仅由当前时刻的输入情况决定,而与该时刻以前 的输入无关。 3.从电路形式上讲,没有输出到输入的反馈。 例如: 0 1 =“1” 1 1 =“0” P A B 4.1 组合逻辑电路分析 例: 组合电路的分析: 根据给出的逻辑电路,写出输出函数的逻辑表达式,列出真值表,以此来说明所给电路的逻辑功能。 级:是指从某一输入信号发生变化到引起输出也发生 变化所经历的逻辑门的最大数目。 F=A AB + B AB = A ? B A B ? ? ? F AB 4.1.1 全加器 用来完成二进制加法 1、一位全加器 (1)电路结构 A,B:均为二进制数 CI : 进位输入,低位来的进位数 F : 本位和 CO : 进位输出,向高位的进位数 F=A ? B ? CI 由图可知: ? ? ? A B CI F CO =1 =1 A B 、 F CO + (2)一位全加器真值表 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 1 0 0 1 0 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 = (A ? B) · CI + AB CO=(A ? B)·CI · A B CO CI A B F (3)一位全加器逻辑符号 CI CO ∑ 2、用一位全加器实现四位二进制数相加 CI CO ∑ CI CO ∑ CI CO ∑ CI CO ∑ B3 A3 CO F3 B2 A2 F2 B1 A1 F1 B0 A0 F0 A3 A2 A1 A0 B3 B2 B1 B0 F3 F2 F1 F0 CO CI + 3、四位超前进位的加法器 ≥1 1 1 1 1 ≥1 =1 X4 Y4 =1 X3 Y3 =1 X2 Y2 =1 X1 Y1 F1(4) F2(1) F3(13) F4(10) CO4(9) 1 ≥1 ≥1 (11)B4 (12)A4 (15)B3 (14)A3 (2)B2 (3)A2 (6)B1 (5)A1 (7)CI1 ≥1 ≥1 ≥1 ≥1 1 四位全加器逻辑符号 CO 3 0 ∑ ∑ CI 3 0 0 3 P Q 4、用全加器实现组合逻辑函数 【例4-10】设计将8421BCD码转换成余3BCD码的码制转换电路。 【补充】设计将余3BCD 码转换成8421BCD码的码制转换电路。 例4-11 用全加器实现两个一位8421BCD码十进制数加法运算。 8421BCD码当出现1010 ? 1111这后6种状态时是不允许,必须加6(0110)进行修正。 十进制数 6+7=13 8421BCD码 0110 + 0111 1101 + 0110 1, 0011 十进制数 8+9=17 8421BCD码 1000 + 1001 1, 0001 + 0110 1, 0111 逢16进一 4位二进制码相加有进位信号CO时,必须加6(0110)进行修正。 =CO+F3F2 + F3F1 F=CO+F3F2F1F0 +F3F2F1F0 +F3F2F1F0 + F3F2F1F0 +F3F2F1F0 + F3F2F1F0 =CO · F3F2 · F3F1 1 1 1 1 1 1 AB CD 00 01 11 10 00 01 11 10 第一部分:进行加数和被加数相加。 第二部分:判断是否要以修正,即产生修正控制信号。 第三部分:完成加6(0110)修正。 ? 电路图由三部分组成: 3 0 P 3 0 Q 3 0 ? CO CI ? 被加数 加数 8 4 2 1 8 4 2 1 F3 F2 F1 F0 3 0 P 3 0 Q 3 0 ? CO CI ? 8 4 2 1 8 4 2 1 8 4 2 1 和 相加 修正判别 修正 进位 1 F 4.1.2 编码器 将输入的一般信号(字符.数码等)编成二进制代码。 1.优先编码器 (1)8线—3线优先编码器电路结构 ≥1 ≥1 ≥1 ≥1 1 1 (10) IN0 (11) IN1 (12) IN2 (13) IN3 (1) IN4 (2) IN5 (3) IN6 (4) IN7 (5) ST YS(15) YEX(14) Y0(9) Y1(
文档评论(0)