原创力文档- 1、本文档共12页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE
7 -
//该模块为8分频器
module div8(
clk,
divout); //端口列表
input clk;
output divout; //端口说明
reg [2:0]div;
reg divout; //定义数据类型
initial
divout=0; //初始化
always @(posedge clk)
begin
div=div+1;
divout=div[2]; //3bit计数器，实现8分频
end
endmodule
//该模块实现16分频器
module div16(
clk,
divout); //端口列表
input clk;
output divout; //端口说明
reg [3:0]div;
reg divout; //定义数据类型
initial
div=0; //初始化
always @(posedge clk)
begin
div=div+1;
divout=div[3]; //4bit计数器，实现16分频
end
endmodule
//该模块为64分频器，降低时钟速率
module div64(
clk,
divout); //输入输出端口列表
input clk;
output divout; //输入输出端口说明
reg [5:0]div;
reg divout; //数据类型定义
initial
div=0; //初始化
always @(posedge clk)
begin
div=div+1;
divout=div[5]; //6bit计数器,用作分频
end
endmodule
//该模块实现128分频
module div128(
clk,
divout); //端口列表
input clk;
output divout; //端口说明
reg [6:0]div;
reg divout; //数据类型定义
initial
div=0; //初始化
always @(posedge clk)
begin
div=div+1;
divout=div[6]; //7bit计数器，实现128分频
end
endmodule
//该模块实现1024分频器
module div1024(
clk,
clk_m); //端口列表
input clk;
output clk_m; //端口定义
reg [9:0]div;
reg clk_m; //定义数据类型
initial
div=0; //初始化
always @(posedge clk)
begin
div=div+1;
clk_m=div[9]; //10bit计数器，实现1024分频
end
endmodule
//该模块为数字锁相环
module dpll(
clk , //clock
rzcd , //code input double edge detection
bsyn ); //locked clock
input clk ;
input rzcd ;
output bsyn ;
reg bps ;
reg bsyn ;
reg [1:0]pre ; //edge detection
reg [3:0]preset ; //count setting
reg [3:0]count ; //count
///////////////////////////////////////////////////////
//edge detection
always @(posedge clk)
begin
pre[1]=pre[0];
pre[0]=rzcd;
if(pre==2b01 || pre==2b10)
bps=1;
else
bps=0;
end
///////////////////////////////////////////////////////
//form bit syn-pluse
always @(posedge clk) begin
if(count==0)
count=preset;
else
count=count-1;
if(count=11 count=4)
bsyn=1;
else
bsyn=0;
end
///////////////////////////
文档评论（0）