第三章数字电路.pptVIP

第一节 组合电路的分析和设计Analysis and Design of Combinational Circuit 一、组合电路 第三节 超高速集成电路硬件描述语言VHDL 概述 VHDL语言的基本组成 VHDL数据类型和属性 VHDL的行为描述 VHDL的结构描述 VHDL概述 设计方法 传统的电路系统设计方法：纯硬件逻辑设计（试凑法） 存在的问题： 当系统规模增大，设计工作量大，设计周期长； 设计电路的体积大，功耗大、可靠性较低； 交流性较差 现代电路的设计方法：硬件设计+软件设计 从上至下的设计方法 出现Hardware Description Language ，HDL VHDL概述 硬件描述语言 ABEL AHDL Verilog HDL VHDL 美国国防部在20世纪80年代初提出了VHSIC（Very High Speed Integrated Circuit）计划，其目标之一是为下一代集成电路的生产，实现阶段性的工艺极限以及完成10万门级以上的设计，建立一项新的描述方法。1981年提出了一种新的HDL，称之为VHSIC Hardware Description Language，简称为VHDL。 一 、VHD