VHDL5套试卷标准答案.docVIP

PAGE 填空题： 1、一般将一个完整的VHDL程序称为 设计实体 2、VHDL设计实体的基本结构由（库）、（程序包）、（实体）、（结构体）和（ 配置）组成。 3、（实体）和（结构体）是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。 4、根据VHDL语法规则，在VHDL程序中使用的文字、数据对象、数据类型都需要（事先声明 ）。 5、在VHDL中最常用的库是（IEEE）标准库，最常用的数据包是（ STD_LOGIC_1164）数据包。 6、VHDL的实体由（实体声明 ）部分和（ 结构体）组成。 7、VHDL的实体声明部分指定了设计单元的（ 输入出端口）或（引脚 ），它是设计实体对外的一个通信界面，是外界可以看到的部分。 8、VHDL的结构体用来描述实体的（逻辑结构 ）和（ 逻辑功能），它由VHDL语句构成，是外界看不到的部分。 9、在VHDL的端口声明语句中，端口方向包括（输入）、（输出 ）、（ 双向）和（ 缓冲）。 10、VHDL的标识符名必须以（字母开头），后跟若干字母、数字或单个下划线构成，但最后不能为（下划线） 11、VHDL的数据对象包括（常量）、（变量）和（信号），它们是用来存放各种类型数据的容器。 12、为信号赋初值的符号是（：=）；程序中，为变量赋值的符号是（：=），为信号赋值的符号是（=） 13、VHDL的数据类型包括（标