第20讲pld器件跟其运用.pptVIP

第 20 讲 课时授课计划 课 程 内 容 LSI的类型 ASIC 全定制 半定制（性能上专用，结构上通用） CPLD和FPGA的区别 早期的PLD多属于E2PROM或乘积项(Product Term)结构。FPGA是指在线可编程逻辑阵列，最早为Xilinx公司推出。多为SRAM框架或查表框架，需外接配置用的EPROM下载。 Xilinx将SRAM框架或查表框架，需外接配置用的EPROM下载的PLD称之为FPGA。把Flash、E2PROM框架或乘积项框架的PLD称为CPLD。 Altera把自己的PLD产品MAX系列/FLEX/ACEX/ APEX系列称为CPLD。由于FLEX/ACEX/APEX系列也是SRAM型，需外接配置用的EPROM下载，很多人把Altera的FLEX/ACEX/APEX系列产品也称为FPGA。 本讲所指PLD主要指SPLD。 PROM的应用 PROM可以用来实现任意组合逻辑电路的功能。用PROM进行逻辑设计的一般步骤如下： 列出真值表。根据设计要求，确定电路的输入变量和输出函数，并用真值表描述电路输出与输入的逻辑关系。 画出阵列图。将电路的输入变量作为PROM的输入，并根据真值表中各变量取值下的函数值对PROM或门阵列进行编程。 4、四位二进制码?格雷码的PROM实现 可编程逻辑阵列PLA PLA的逻辑结构 PLA可以分为组合PLA和时序PLA两种类型。 组合PLA的逻辑结构 可编程的与门阵列+可编程的或门阵列 与门阵列编程产生用户安排的与项，或门阵列编程实现函数所需的与项相或。 时序PLA的逻辑结构 组合PLA+触发器网络 触发器网络接受时钟脉冲、复位信号以及由或门阵列产生的激励函数，其输出状态反馈到与门阵列的输入，和输入变量一起产生输出函数和激励函数所需的与项。 时序PLA结构图 PLA在逻辑设计中的应用 采用PLA可以实现任意组合逻辑电路和时序逻辑电路的功能。设计的步骤如下； 求出函数的最简“与-或表达式”。利用组合电路的真值表或时序电路的状态表，求出电路中各函数的最简“与-或”表达式。化简时应充分考虑各函数对与项的共享，力求减少不同与项的数目。（多输出函数的最简标准是什么？） 画出阵列图。根据各函数的最简“与-或”表达式，画出PLA的阵列图。 1、四位二进制码?格雷码的PLA实现 2、用PLA设计一个8421码加1计数器，并用七段显示器显示计数状态。 解：该问题的设计包含两部分，一部分是按照同步时序电路的设计方法设计一个8421码加1计数器；另一部分是按照组合电路设计方法设计一个将8421码转换成七段显示码的代码转换电路。??? 首先，作出8421码加1计数器的状态表， 假定采用JK触发器作为存储元件，根据状态表和JK触发器的激励表，可得到触发器的激励函数表达式：??????? ??? 激励函数共包含4个不同“与”项：Q3Q2Q1 ，Q1 ，Q2Q1 ，Q4Q1 。??? 假定七段显示译码器的输出为高电平有效，可作出8421码转换为七段显示码的真值表如表8.5所示。 输出逻辑宏单元OLMC 通过对OLMC的编程，可以实现多种类似PAL的输出结构： 专用输入模式 专用组合型输出模式 反馈组合型输出模式 时序电路中的组合输出模式 寄存器输出模式 与门 阵列 或门 阵列 触发器组 X1 … x2 … … y1 yr Y1 … Yr Z1 … Zm CP RESET 演 示 0??? 0??? 0??? 0 1? 0? 0? 1 1??? 0??? 0??? 1 1? 0? 0? 0 1??? 0??? 0??? 0 0? 1? 1? 1 0??? 1??? 1??? 1 0? 1? 1? 0 0??? 1??? 1??? 0 0? 1? 0? 1 0??? 1??? 0??? 1 0? 1? 0? 0 0??? 1??? 0??? 0 0? 0? 1? 1 0??? 0??? 1??? 1 0? 0? 1? 0 0??? 0??? 1??? 0 0? 0? 0? 1 0??? 0??? 0??? 1 0? 0? 0? 0 Q4(n+1)Q3(n+1)Q2(n+1)Q1(n+1) Q4? Q3? Q2? Q1 演示 可编程阵列逻辑PAL PAL器件按其输出电路的结构来分，有五种形式： 1）专用输出的基本门阵列结构 或门输出接一个同相缓冲器时，输出函数为高电平有效（如PAL10H8）；若接一个反相缓冲器时，输出函数为低电平有效（如PAL10L8）。 2）带反馈的可编程I/O结构（异步可编程I/O结构） 输出电路由一个三态门和一个互补反馈缓冲器组成。 3）带反馈的寄存器输出结构 在或门输出后面接一个同步D锁存器，